|
Часть 5
ИГРОВОЙ АДАПТЕР.
Игровой адаптер допускает подключение к системе до
4-х ручек управле-
ния или 2-х JOY STICKов.Эта карта устанавливается в одну из
панелей расширения
системной платы или платы расширения. Интерфейсный кабель
игрового адаптера
присоединяется в задней части адаптера. Кроме того, обеспечи
вается 4 входа для
подключения переключателей. Положение ручки или джойстика оп
ределяется измене-
нием величины сопротивления,передающегося на адаптер. Адапте
р вместе с систем-
ным программным обеспечением преобразует имеющуюся величин
у сопротивления в
относительное положение ручки или джойстика. При получении
выходного сигнала,
начинают работать 4-е временные схемы. Положение сопротивлен
ий может быть оп-
ределено путем измерения величины тайм-аута схемы (которая
является функцией
сопротивления). Этот адаптер может быть использован как с
хема ввода/вывода
общего назначения с четырьмя аналоговыми (резистивными)
входами и четырьмя
цифровыми входными сигналами.
БЛОК СХЕМА ИГРОВОГО АДАПТЕРА.
ЪДДДДДДДї ЪДДДДДДДДДДДДДДДї
A9-A0 і ГДДДДДДДДДДДДДДДДД>ґ і
ННН10ННН>µ і іПреобразователиі
AEN іДекодері ісопротивления ві
ДДДДДДДД>ґ команді і цифровой і Резис
тивные входы
IOW і і і импульс Ж<НННН4Н
ННН
ДДДДДДДД>ґ і ЙННННННННµ і
IOR і і є АДДДДДДДДДДДДДДДЩ
ДДДДДДДД>ґ ГДДДї є
АДДДДДДДЩ і є
ЪДДДДДДДї і є
і і і є
і Буфер Г<ДДЩ є Типовая частота - 833 Гц
D7-D0 і шины і є
<ННННННННµ данныхі є
і Ж<НННН4НННј
і і Цифровые
входы
і Ж<НННН4НННННННННННННННННННННННННННННННННН
АДДДДДДДЩ
ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ.
ДЕКОДЕР АДРЕСА.
Выбор игрового адаптера генерируется 2-мя 74LS138,
как декодерами ад-
реса. Для генерации выбора должен быть установлен 16-й адре
с 201 и AEN должен
быть не активный. Выбор позволяет записать для пуска одновиб
раторов или прочи-
тать для получения значений выходов одновибраторов и выходов
триггерных кнопок.
БУФЕРНЫЙ УСИЛИТЕЛЬ ШИНЫ ДАННЫХ.
Шина данных буферизуется буфером-усилителем 74LS244
. При вводе из ад-
реса 201H, игровой адаптер будет управлять шиной данных; в
любое другое время
буфер остается в 3-ем состоянии.
ТРИГГЕРНЫЕ КНОПКИ.
Входы тригерных кнопок читаются командой IN по адре
су 201H. На каждом
джойстике или ручке имеется триггерная кнопка. Эти значени
я присутствуют на
шине данных в разрядах с 7 по 4. В отпущенном состоянии кноп
ки читаются как 1.
Если кнопка нажата, то это воспринимается как 0. Програмное
обеспечение должно
учитывать, что в кнопках отсутствует аппаратное устранение д
ребезга.
ПОЛОЖЕНИЕ ДЖОЙСТИКА.
Положение джойстика указывается потенциометром по
каждой координате.
Каждый потенциометр изменяется в пределах от 0 до 100 кОм, ч
то изменяет посто-
янные времени каждого из 4-х одновибраторов. При установке
различных величин
этих постоянных времени будет меняться длительность выходног
о импульса каждого
одновибратора.
Все 4-е одновибратора запускаются одновременно кома
ндой OUT по адресу
201H. После импульса запуска выходы всех одновибраторов уст
анавливаются в 1 и
остаются в этом состоянии разное время,в зависимости от того
,в какое положение
установлен каждый потенциометр.
Эти 4-е выхода одновибраторов читаются командой I
N из адреса 201H и
присутствуют в разрядах с 3 по 0 на шине данных.
ОПИСАНИЕ КАНАЛА ВВОДА/ВЫВОДА.
А9-А0 Линии адреса 9-0; используются для адресации игровог
о адаптера
D7-D0 Линии данных 7-0; образуют шину данных
IOR,IOW Чтение ввода/вывода и запись ввода/вывода; использ
уются при чтении и
записи в адаптер по командам IN,OUT.
AEN Если этот сигнал в активном состоянии, то адаптер и
драйверы шины дан-
ных должны быть не активными.
+5vdc Питание игрового адаптера
GND Общий вывод
ОПИСАНИЕ ИНТЕРФЕЙСА.
Игровой адаптер имеет 8 входных линий, 4-е из котор
ых являются цифро-
выми входами, а 4-е входами сопротивления. Эти входы могут б
ыть прочитанны ко-
мандой IN по адресу 201H.
Каждый иэ 4-х цифровых входов имеет резистор на +5В
величиной 1кОм.
Если на эти входы ничего не подается, то на них присутствует
1. Для того чтобы
прочитать 0, эти входы должны быть зашунтированны на общий в
ывод.
Четыре входа подключаются через переменые резисто
ры на +5 В и будут
преобразованы в длительность пропорционально величине резиср
ов, в соответствии
со следующим соотношением:
Тime = 24.2 мкСек + 0.011 (r) мкСек
Пользователь должен сначала начать диалог, выдавая
команду OUT по ад-
ресу 201H. Команда IN по адресу 201H позволяет проследить, ч
то выходы одновиб-
раторов перешли в состояние 1 и остаются в этом состоянии
в течении времени,
соответствующего величине сопротивлений. Назначение всех 4-
х битов (0-3) оди-
наково,они всегда одновременно переходят в 1 и сбрасываются
независимо друг от
друга, в соответствии с величиной сопротивления на входе.
ЪДДДДДВДДДДДДВДДДДДДВДДДДДДВДДДДДДВДДДДДДВДДДДДДВДДДДДї
іБит7 і Бит6 і Бит5 і Бит4 і Бит3 і Бит2 і Бит1 і Бит0і
АДДДДДБДДДДДДБДДДДДДБДДДДДДБДДДДДДБДДДДДДБДДДДДДБДДДДДЩ
АДДДДДДДДДДДВДДДДДДДДДДДДЩ АДДДДДДДДДДДДВДДДДДДДДДДДЩ
Цифровые входы Резисторные входы
Типовым входным устройством для игрового адаптера
являются Joy stick
либо игровые ручки. JOI STICKов обычно 2-а, каждый из них мо
жет иметь одну ли-
бо 2-е кнопки и два переменных резистора величиной от 0 до 1
00 кОм. Одно пере-
менное сопротивление будет указывать координату X, а другое
координату Y. Они
должны присоединяться для получения следующих данных:
ЪДДДДДДВДДДДДДВДДДДДДВДДДДДДВДДДДДДДДДДВДДДДДДДДДДВДДДДДДДДД
ДВДДДДДДДДДДї
і Бит 7і Бит 6і Бит 5і Бит 4і Бит 3 і Бит 2 і Бит 1
і Бит 0 і
і і і і і і і
і і
і В-#2 і В-#1 і А-#2 і А-#1 і B-Y і B-X і A-Y
і A-X і
іКнопкаіКнопкаіКнопкаіКнопкаіКоординатаіКоординатаіКоординат
аіКоординатаі
АДДДДДДБДДДДДДБДДДДДДБДДДДДДБДДДДДДДДДДБДДДДДДДДДДБДДДДДДДДД
ДБДДДДДДДДДДЩ
Игровые ручки бывают в наборе из 2-х (A, B) или 4
-х (A, B, C, D) ру-
чек. Каждая из них имеет одну кнопку и одно переменное сопро
тивление величиной
100 кОм. Они должны присоединяться для получения следующих в
водимых данных:
ЪДДДДДДВДДДДДДВДДДДДДВДДДДДДВДДДДДДДДДДВДДДДДДДДДДВДДДДДДДДД
ДВДДДДДДДДДДї
і Бит 7і Бит 6і Бит 5і Бит 4і Бит 3 і Бит 2 і Бит 1
і Бит 0 і
і і і і і і і
і і
і D і C і B і A і D і C і B
і A і
іКнопкаіКнопкаіКнопкаіКнопкаіКоординатаіКоординатаіКоординат
аіКоординатаі
АДДДДДДБДДДДДДБДДДДДДБДДДДДДБДДДДДДДДДДБДДДДДДДДДДБДДДДДДДДД
ДБДДДДДДДДДДЩ
Для присоединения игровых контролеров смотрите схе
му JOI STICKа.
ПРИМЕЧАНИЕ: Потенциометры для осей X и Y изменяют сопротивле
ние в диапозоне от
0 до 100 кОм.Кнопки нормально разомкнуты,а замык
аются при нажатии.
РАСПРЕДЕЛЕНИЕ КОНТАКТОВ РАЗЪЕМА.
Сигнал Номера
контакто
ДДДДДДДДДДДДДДї +5В 1
ЪДДДДДДДДДДДДДДДД
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
Дґ
і Кнопка 4 2
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
>ґ
і Положение 0 3
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
>ґ
і Общий 4
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
Дґ
і Общий 5
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
Дґ
і Положение 1 6
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
>ґ
і Кнопка 5 7
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
>ґ
і +5В 8
і
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
Дґ
і +5В 9
і
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
Дґ
і Кнопка 6 10
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
>ґ
і Положение 2 11
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
>ґ
і Общий 12
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
Дґ
і Положение 3 13
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
>ґ
і Кнопка 7 14
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
>ґ
і +5В 15
і
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
Дґ
ДДДДДДДДДДДДДДЩ
АДДДДДДДДДДДДДДДД
КАРТА ПРОТОТИПА.
Карта прототипа имеет высоту 4.2 дюйма (106.7 мм)
и длину 13.2 дюйма
(335,3) и устанавливается в панель расширения системного бл
ока или блока рас-
ширения.Все управляющие сигналы системы и требуемые напряжен
ия подведены через
печатные контакты карты со 2 по 31.
Карта содержит шину питания и общую шину.Каждая шин
а проходит по краю
карты. Шина питания по стороне выводов (обратная),а общая на
стороне элементов
(лицевой). На карте прототипа имеется место для системного и
нтерфейса.
Карта протипа также может иметь разъем D - типа, ес
ли это необходимо.
Размер разъема меняется от 9 до 37 контактов.
Замечание: Устанавливайте все детали на лицевой стороне карт
ы прототипа. Общая
толщина карты, включая компоненты, не должна пре
вышать 0.500 дюйма
(12,7 мм). Если это требование не выполняется, т
о компоненты карты
прототипа могут коснуться других карт, установлен
ных в соседние па-
нели.
БЛОК-СХЕМА КАРТЫ ПРОТОТИПА.
ЪДДДДДДДДДДї
ЪД
Биты 0-7 шины данных іБуфер-пе- і
і E1
ННННННННННННННННННННН8ННН>µредатчик і
і E3
ішины дан- ЖН8Н
Н ґ E4
іных і
і ...
і і
і E10
ЪДДДДДДґ DIR G і
АД
і АДДДДДДВДДДЩ
і і
ЪДДДДДДДДДї і АДДДДДДД
ДДДДДДї
IOW,IOR і і і
і
ННННННН2Нµ і і ЪДДДДДДДДї
і
MEMW,MEMRі ГДДДДДДДДДДДДДДДДДДБДДДДДДДДДДДО Логика і
і
ННННННН2Нµ Буфер і і Выбора О
ДДДДДДЩ
E18 і адреса і і Адреса і
ДДДДДДДДДґ и і / ЪДДДДО і
A0-A2 і команд і і E17 і АДДДДДДДДЩ
ННННННН3Нµ ЖН6НН ... Буферизованные і
і і і E12 линии адреса і
АДДДДДДДДДЩ \ і
і
ЪДДДДДДДДї і
A4-A9 і ГДДДДE2 і
ННННННН7Нµ і ЪДДДДДДДДДї і
і Буфер ГДДДДE5 і логика і і
AEN і адреса і і декодераГДДДДДБДДДДДДДД>E11
ДДДДДДДДДґ ЖНН6НННННННµ адреса і Декодер -вв/выв
і і і вв/выв і (Содежит адреса
300H-31FH)
АДДДДДДДДЩ АДДДДДДДДДЩ
ИНТЕРФЕЙС КАНАЛА ВВОДА/ВЫВОДА.
Карта прототипа является двухсторонней.Она имеет 39
09 сквозных отвер-
стия с контактными площадками. Отверстия имеют диаметр 0,040
дюйма (1,01 мм) и
диаметр контактной площадки 0,060 дюйма (1,52 мм) и располо
жены в сетке с ша-
гом 0,10 дюйма (2,54 мм). Также имеется 37 сквозных отверст
ия диаметром 0,048
дюйма (1,22 мм). Эти отверстия расположены со стороны задней
панели системного
блока и позволяют устанавливать разъема D-типа (9ц37 контакт
ные).
СТОРОНЫ КАРТЫ ПРОТОТИПА.
Cторона компонентов имеет общую шину и краевые печа
тные контакты, ко-
торые обозначаются А1-А31. Кроме того, на стороне компонент
ов выполнена часть
соединений между элементами интерфейсной схемы.
Сторона элементов имеет шину питания +5В и краевые
печатные контакты,
которые обозначаются В1-В31.Каждый краевой печатный контакт
соединен с контак-
тной площадкой через проводник.
Для получения дополнительной информации по интерф
ейсу обращайтесь в
разделы "описание канала ввода/вывода" и "схема канала вво
да/вывода" данного
руководства. Кроме того, в приложении D данного руководст
ва приведена схема
интерфейсной логики карты прототипа. Если использовать реко
мендованную интер-
фейсную логику, то перечисленный ниже список поможет Вам под
обрать необходимые
компоненты:
ЪДДДДДДДДДДДВДДДДДДДДДДДВДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДї
і Компонент і TTL-номер і Описание
і
ГДДДДДДДДДДДЕДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДґ
і U1 і 74LS245 і 8-и разрядный шинный формирователь
і
і U2,U5 і 74LS244 і 8-и разрядный буфер. примо-передат
чик і
і U4 і 74LS04 і 6 инверторов
і
і U3 і 74LS08 і 4-2И
і
і U6 і 74LS02 і 4-2ИЛИ-НЕ
і
і U7 і 74LS21 і 2-4И
і
і С1 і і танталовая емкость 10.0 мкф
і
і С2,C3,C4 і і керамическая емкость 0.047 мкф
і
АДДДДДДДДДДДБДДДДДДДДДДДБДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДЩ
НАГРУЗКА СИСТЕМЫ И ОГРАНИЧЕНИЕ ПОТРЕБЛЯЕМОЙ МОЩНОСТ
И.
Из-за возможности подключения большого числа плат в
систему, нагрузка
шины должна быть ограничена одним ТТЛШ элементом.Если исполь
зуется стандартная
интерфейсная схема,то карта прототипа будет удолетворять ука
занному требованию.
Для соблюдения требований по питанию обращайтес
ь за информацией к
описанию источника питания.
ВНЕШНИЙ ИНТЕРФЕЙС КАРТЫ-ПРОТОТИПА.
Если для выполнения функций платы требуется раэъем,
то Вам необходимо
приобрести один из рекомендуемых разъемов, которые выпускают
ся фирмой AMP:
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДВДДДДДДДДДДДДДДДДДДї
і Размер разъема і Номер детали AMP і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДґ
і 9 контактов D-типа вилка і 205 865 -1 і
і 9 контактов D-типа розетка і 205 866 -1 і
і 15 контактов D-типа вилка і 205 867 -1 і
і 15 контактов D-типа розетка і 205 868 -1 і
і 25 контактов D-типа вилка і 205 857 -1 і
і 25 контактов D-типа розетка і 205 858 -1 і
і 37 контактов D-типа вилка і 205 859 -1 і
і 37 контактов D-типа розетка і 205 860 -1 і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДБДДДДДДДДДДДДДДДДДДЩ
АДАПТЕР АСИНХРОННОЙ СВЯЗИ.
Системные управляющие сигналы и требуемые напряжен
ия адаптера асинх-
ронной связи передаются через краевые печатные контакты карт
ы 2-31. На адапте-
ре имются два блока перемычек. Один блок перемычек выбир
ает работу либо по
RS-232-C, либо по токовой петле. Другой блок перемычек выб
ирает один из двух
адресов для адаптера. Таким образом,в системе могут быть исп
ользованы одновре-
менно два адаптера.
Адаптер полностью програмируемый и поддерживает т
олько асинхронную
связь. Он добавляет и убирает стартовые биты, стоповые биты
и биты контроля по
четности. Програмируемый генератор скорости допускает рабо
ту со скоростью от
50 до 9600 бод. Поддерживается передача 5,6,7 и 8 бит с 1, 1
.5 или 2 стоповыми
битами. Система прерываний с приоритетом управляет приемом,п
ередачей,ошибками,
линиями состояния и данных. Диагностические возможности об
еспечивают функцию
замыкания приемопередатчика и сигналов входа/выхода.
Сердцем адаптера является БИС INS8250 или ее функ
циональный аналог.
В дополнение к вышеперечисленному, имеются следующие особенн
ости:
* Полная двойная буферизация устраняет необходимость точной
синхронизации;
* Независимое тактирование приемника;
* Функции управления модемом : готовность к передаче (CTS)
; готовность АПД к
работе (DSR); запрос на передачу (DTR); индикатор запроса
(RI); определение
передачи данных (DCD);
* Определение ложного стартового бита;
* Генерация и определение разрыва цепи;
Весь протокол связи является функцией микрокодирова
ния системы и дол-
жен быть загружен прежде, чем адаптер будет работать. Все п
ереходы интерфейса
и состояние управляющих сигналов должны быть обработанны си
стемным програмным
обеспечением. На следующем рисунке показана блок-схема аси
нхронного адаптера
связи.
БЛОК СХЕМА АСИНХРОННОГО АДАПТЕРА СВЯЗИ.
ЪДДДДДДДДДї ЪДДДДДДДДДДДДДї
Шина адреса і Декодер і Выбор і Асинхронный і
ННННННННННН>µ ГДДДДДДДДДДД>ґ элемент і
і адреса і кристала і связи і
АДДДДДДДДДЩ і 8250 і
Шина данных і і
НННННННННННННННННННННННННННННННННН>µ і
Прерывание і і
<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДґ і
ЪДДДДДДДДДДДДї і і
і Генератор ГДДДДДДД>ґ і
і 1.8432 мГц і і і
АДДДДДДДДДДДДЩ і і
ЪДДДДДДДДДДДї і і Ъ
ДДДДДДДДДДДДДї
і Приемники ГДДДДВДДД>ґ ГДДДДВДДД>ґ
Формирователиі
і EIA і і і і і і
EIA і
АДДДДДДДДДДДЩ і АДДДДДДДДДДДДДЩ і А
ДДДДДДВДДДДДДЩ
і ЪДДДДДДДДДДДДДї і
і
A АДДДДґТоковая петляГДДДДЩ
і
і АДДДДДДДДДДДВДЩ
і
і A і
і
і і ЪДДДї і
і
і АДДДґ Г<ДЩ
і
АДДДДДДДДДДДДДДДДДДДДґ Г<ДДДДДДДДДДДДДД
ДДДДДДЩ
АДДДЩ
25-контактный разъем
D-типа
РЕЖИМЫ РАБОТЫ.
Различные режимы работы выбираются путем програмиро
ванния асинхронно-
го элемента связи 8250. Это выполняется выбором адреса ввода
/вывода (3F8H-3FFH
первичный,2F8H-2FFH вторичный) и записью выходных данных на
карту. Биты адреса
А0, А1 и А2 выбирают различные регистры для определения реж
имов работы. Кроме
того, для выбора определенных регистров используется DLAB -
бит триггера раз-
деления доступа (бит7) регистра управления линией.
Адреса ввода/вывода.
ЪДДДДДДДДДДДДДДДДДДВДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДВДДДД
ДДДДДДДДДДДДДї
іАдрес ввода/выводаі і
і
ГДДДДДДДДВДДДДДДДДДґ Выбираемый регистр і Сос
тояние DLAB і
і Первый і Второй і і
і
і адаптері адаптер і і
і
ГДДДДДДДДЕДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДД
ДДДДДДДДДДДДДґ
і 3F8 і 2F8 і Буфер TX і DLA
B=0 (запись) і
і 3F8 і 2F8 і Буфер RX і DLA
B=0 (чтение) і
і 3F8 і 2F8 і Старший байт регистра і DLA
B=1 і
і і і Разделения і
і
і 3F9 і 2F9 і Младший байт регистра і DLA
B=1 і
і і і Разделения і
і
і 3F9 і 2F9 і Регистр разрешения прерываний і
і
і 3FA і 2FA і Регистры идентификации прерываний і
і
і 3FB і 2FB і Регистр управления линией і
і
і 3FC і 2FC і Регистр управления модемом і
і
і 3FD і 2FD і Регистр состояния линии і
і
і 3FE і 2FE і Регистр состояния модема і
і
АДДДДДДДДБДДДДДДДДДБДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДБДДДД
ДДДДДДДДДДДДДЩ
Биты адреса.
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДВДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДї
і Адрес 3F8-3FF и 2F8-2FF і
і
ГДДДВДДДВДДДВДДДВДДДВДДДВДДДВДДДВДДДВДДДВДДДДґ Рег
истр і
і А9і A8і A7і A6і A5і A4і A3і A2і A1і A0іDLABі
і
ГДДДЕДДДЕДДДЕДДДЕДДДЕДДДЕДДДЕДДДЕДДДЕДДДЕДДДДЕДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДґ
і 1 і1/0і 1 і 1 і 1 і 1 і 1 і * і * і * і і
і
і і і і і і і і 0 і 0 і 0 і 0 і Буфер приемни
ка (чтение) і
і і і і і і і і і і і і Регистр хране
ния передатчика і
і і і і і і і і і і і і (запись)
і
і і і і і і і і 0 і 0 і 1 і 0 і Разрешение пр
ерываний і
і і і і і і і і 0 і 1 і 0 і * і Идентивикация
прерываний і
і і і і і і і і 0 і 1 і 1 і * і Управление ли
нией і
і і і і і і і і 1 і 0 і 0 і * і Управление мо
демом і
і і і і і і і і 1 і 0 і 1 і * і Состояние лин
ии і
і і і і і і і і 1 і 1 і 0 і * і Состояние мод
ема і
і і і і і і і і 1 і 1 і 1 і * і Не использует
ся і
і і і і і і і і 0 і 0 і 0 і 1 і Регистр разде
ления (LSB) і
і і і і і і і і 0 і 0 і 1 і 1 і Регистр разде
ления (MSB) і
ГДДДБДДДБДДДБДДДБДДДБДДДБДДДБДДДБДДДБДДДБДДДДБДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДґ
і ПРИМЕЧАНИЕ:Бит 8 будет равен 1 для определения адаптера,
как первичного, і
і или логическому 0 для определения адаптера,как
альтернативного і
і (это задается адресной перемычкой на плате адап
тера).Биты А2, і
і A1 и A0 используются для выбора различных реги
стров кристала і
і связи.
і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДЩ
ПРЕРЫВАНИЯ.
Обеспечивается одна линия прерываний. Это прерывани
е IRQ4 для первич-
ного адаптера или IRQ3-для вторичного.Она имеет активный уро
вень "1". Для того
чтобы разрешить карте адаптера связи посылать прерывание в с
истему,должен быть
установлен в "1" 3 бит регистра управления модемом. С этой т
очки зрения, любые
запросы на прерывание, разрешенные в регистре разделения пре
рываний,будут при-
водить к прерыванию.
Формат данных будет следующий:
ДДДДДДДДДДї ЪДДДДВДДДДВДДДДВДДДДВДДДДВДДДДВДДДДВДДДДВД
ДДДДВДДДДї
Маркирова-іСтарт.і D0 і D1 і D2 і D3 і D4 і D5 і D6 і D7 і
бит іСтопі
ние перед.і бит і і і і і і і і іч
етн.і биті
сигналов АДДДДДДБДДДДБДДДДБДДДДБДДДДБДДДДБДДДДБДДДДБДДДДБД
ДДДДЩ АДДДДДДД
Бит данных "0" - это первый бит, который передаетс
я или принимается.
Адаптер автоматически вставляет стартовый бит,бит четности (
если это запрогра-
мированно), и стоповые биты (1, 1.5 или 2, в зависимости от
команды в регистре
управления линией).
ОПИСАНИЕ ИТЕРФЕЙСА.
Адаптер связи обеспечивает интерфейс, подобный EIA
RS-232C. Для подк-
лючения различных внешних устройств предусмотрен 25 контак
тный разъем D-типа
(вилка). Кроме того, на тот же разъем может быть выведена
токовая петля. Для
выбора токовой петли или RS-232С имеется блок перемычек.
Интефейс токовой петли предусмотрен для подключен
ия некоторых типов
принтеров, которые используют данный тип интерфейса.
Контакт Назначение
18 + получаемые данные (прямой)
25 - получаемые данные (обратный)
9 + передаваемые данные (обратный)
11 - передаваемые данные (прямой)
ИНТЕРФЕЙС ТОКОВОЙ ПЕТЛИ.
Передающая схема. 49.9 Ом
ЪДДДДДї
+5В 0ДДДДґ ГДДДДДДД
ДДДДДДДД>конт.9
ЪДДДї 100 Ом АДДДДДЩ
Пер.данные і1 і ЪДДДДДї
ДДДДДДДДДДДДДДґ ОДДДДДДДДДДДґ ГДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДД>конт.11
і і АДДДДДЩ
АДДДЩ
Схема приемника. 5.6 КОм
ЪДДДДДї
ЪДДґ ГДДД +5В
ЪДДДДДДДДДДДДї і АДДДДДЩ ЪДДДї
конт.18 і і і і1 і При
немаемые данные
<ДДДДДДДДЕДДДї ЪДЕДДДДДДБДДДДДДДДДДДДДДДДДДДґ ОДДДДД
ДДДДДДДДДДДДДДД
і +і Г/ і і і
і _V Дґ і АДДДЩ
конт.25 і і Г\> і
<ДДДДДДДДЕДДДЩ АДЕДДДДДДДї
і і і
АДДДДДДДДДДДДЩ ДБД
Итерфейс RS-232C является последовательным интерфе
йсом, который под-
держивает определенные упраляющие сигналы и данные, как это
перечисленно ниже:
Контакт Назначение Направл
ение
2 Передаваемые данные (TD) OUT
3 Принимаемые данные (RD) IN
4 Запрос на передачу (RTS) OUT
5 Готовность к передаче (CTS) IN
6 Готовность АПД к работе (DSR) IN
7 Общий (GND) -
8 Определение передачи данных (DCD) IN
20 Готовность ООД к работе (DTR) OUT
22 Индикатор вызова (RI) IN
Адаптер преобразует эти сигналы в/из TTL уровней в
уровни напряжения
EIA. Эти сигналы принимаются или генерируются управляющим кр
исталом связи. Эти
сигналы могут быть прочитаны системным програмным обеспечени
ем при определении
состояния интерфейса или периферийного устройства.
Информация обмена сигналами.
ЪДДДДДДДДДДДДДВДДДДДДДДДДДВДДДДДДДДДВДДДДДДДДДДДДДДї
і Напряжение і Двоичное і Условие і Функция упр. і
і обмена і состояние і сигнала і интерфейсом і
ГДДДДДДДДДДДДДЕДДДДДДДДДДДЕДДДДДДДДДЕДДДДДДДДДДДДДДґ
іположительноеі 0 і пропуск і ON і
іотрицательноеі 1 і маркер і OFF і
АДДДДДДДДДДДДДБДДДДДДДДДДДБДДДДДДДДДБДДДДДДДДДДДДДДЩ
запрещенный уровень
+15В ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД
функция ON
+ 3В ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД
0B запрещенный уровень
- 3В ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД
функция OFF
-15В ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД ДД
запрещенный уровень
Будет считаться, что сигнал находится в маркерном
состоянии, когда
напряжение на схеме связи,измеренное со стороны интерфейса,м
еньше -3В и больше
-15В. Будет считаться,что сигнал находится в состоянии пропу
ска,когда напряже-
ние на схеме связи,измеренное со стороны интерфейса, меньше
+15В и больше +3В.
Остальные значения напряжения являются запрещенными.
При передаче данных маркерное состояние будет
использоваться для
обозначения двоичного состояния 1, а состояние пропуска - дл
я обозначения дво-
ичного состояния 0.
Для схем управления интерфейсом выполняется функци
я ON когда уровень
напряжения выше +3В по отношению к сигнальной земле,а функци
я OFF - когда нап-
ряжение меньше -3В по отношению к сигнальной земле.
ФУНЕЦИОНАЛЬНОЕ ОПИСАНИЕ КОНТАКТОВ INS8250.
Ниже описано назначение всех выводов INS8250.В неко
торых случаях про-
изводится ссылка на внутреннюю структуру кристалла.
ЗАМЕЧАНИЕ: В последующем описании низкий уровень считаетс
я логическим нулем
(номинально 0В), а высокий уровень-"1" (номинальн
о +2.4В).
ВХОДНЫЕ СИГНАЛЫ.
___
ВЫБОР КРИСТАЛЛА (CS0,CS1,CS2),контакты 12-14: Когда CS0,CS1
имеют высокий уро-
вень, а -CS2-низкий, производится выбор кристалла. Выбор кри
сталла завершается
когда декодированный сигнал выбора кристалла защелкивается
активным (низким)
сигналлом строба адреса (-ADS). Это обеспечивает связь ме
жду процессором и
INS8250.
_____
СТРОБ ВВОДА ДАННЫХ (DISTR,DISTR), коннтакты 22, 21: Когда D
ISTR имеет высокий
уровень или -DISTR - низкий, при выбраном кристалле, то это
позволяет процес-
сору прочитать информацию состояния или данные из выбранного
регистра INS8250.
Замечание: Для передачи данных из INS8250 во время операции
чтения требуется,
чтобы был активен только один вход DISTR или -D
ISTR. Поэтому, ус-
тановите DISTR постоянно в "0" или -DISTR постоя
нно в "1", если не
используете.
_____
СТРОБ ВЫВОДА ДАННЫХ (DOSTR,DOSTR), коннтакты 19, 18: Когда D
OSTR имеет высокий
уровень или -DOSTR - низкий, при выбраном кристалле, процесс
ор может записать
данные или управляющие слова в выбранный регистр INS8250.
Замечание: Для передачи данных в INS8250 во время операции
записи достаточно,
чтобы был активен только один вход DOISTR или -
DOSTR. Если второй
сигнал не используется, то его следует перевести
в постоянное паси-
вное состояние ("0" для DOSTR или "1" для -DOSTR)
___
СТРОБ АДРЕСА (ADS), контакт 25: В низком состоянии сигнал о
беспечивает защел-
кивание выбора регистра (A0,A1,A2) и выбора кристалла (CS0,C
S1,CS2).
Замечание: Активный уровень сигнала -ADS требуется когда сиг
налы выбора регис-
тра (A0,A1,A2) не постоянны в процессе операции в
вода и вывода.Если
это не требуется, подключите -ADS постоянно в низ
кий уровень.
ВЫБОР РЕГИСТРА (A0,A1,A2), контакты 26-28: Эти три входа исп
ользуются во время
операции ввода или вывода для выбора чтения из регистра IN
S8250 или записи в
него, в соответствии с приведенной ниже таблицей. Отметим,
что на выбор опре-
деленных регистров INS8250 влияет состояние бита - защелки
разделения доступа
(DLAB), который является старшим значащим битом регистра
управления линией.
Для доступа к регистру разделения скорости обмена бит DLAB д
олжен быть переве-
ден в высокое состояние системным программным обеспечением.
ЪДДДДДДВДДДВДДДВДДДВДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДї
і DLAB і A2і A1і A0і Регистр
і
ГДДДДДДЕДДДЕДДДЕДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДґ
і 0 і 0 і 0 і 0 і Буфер приема (чтение), регистр хранен
ия і
і і і і і передачи (запись)
і
і 0 і 0 і 0 і 1 і Разрешение прерывания
і
і Х і 0 і 1 і 0 і Идентификация прерывания (только чтение
) і
і Х і 0 і 1 і 1 і Управление линией
і
і Х і 1 і 0 і 0 і Управление модемом
і
і Х і 1 і 0 і 1 і Состояние линии
і
і Х і 1 і 1 і 0 і Управление состоянием модема
і
і Х і 1 і 1 і 1 і Не используется
і
і 1 і 0 і 0 і 0 і Регистр разделения (младший значащий би
т) і
і 1 і 0 і 0 і 1 і Регистр разделения (старший значащий би
т) і
АДДДДДДБДДДБДДДБДДДБДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДЩ
ОСНОВНОЙ СБРОС (MR),контакт 35:Высокий уровень очищает все р
егистры (за исклю-
чением буфера приемника, регистра хранения передатчика и защ
елки разделения),
и логику управления INS8250. Кроме того, активный сигнал MR
влияет на состоя-
ние различных выходных сигналов (SOUT,INTRPT,-OUT 1,-OUT 2,-
RTS,-DIR). Смотри-
те таблицу "Функции сброса асинхронной связи".
ТАКТИРОВАНИЕ ПРИЕМНИКА (RCLK), контакт 9: Этот вход является
тактовой частотой
скорости передачи, увеличенной в 16 раз, для приемной части
кристалла.
ПОСЛЕДОВАТЕЛЬНЫЙ ВХОД (SIN), контакт 10: Вход последовательн
ых данных от линии
связи (переферийного устройства, модема или набора данных).
___
ОЧИСТКА ДЛЯ ПЕРЕДАЧИ (CTS), контакт 36: Сигнал -CTS являет
ся входом функции
управления модемом,состояние которого может быть проверено ч
тением процессором
4 бита (CTS) регистра состояния модема. Бит 0 (DCTS) регистр
а состояния модема
показывает, изменял ли состояние бит CTS с момента предыдуще
го чтения регистра
состояния модема.
Замечания: В момент изменения состояния бита CTS регистра со
стояния модема,ес-
ли разрешено прерывание состояния модема, генери
руется прерывание.
___
НАБОР ДАННЫХ ГОТОВ (DSR), контакт 37: Внизком состоянии ука
зывает, на что мо-
дем или набор данных готов установить связь и передавать
данные с INS 8250.
Сигнал -DSR является входом функции управления модемом, сост
ояние которого мо-
жет быть проверено чтением процессором 5 бита (DSR) регистра
состояния модема.
Бит 1 (DDSR) регистра состояния модема указывает, изменялс
я ли сигнал -DSR с
момента предыдущего чтения регистра состояния модема.
Замечание: В момент изменения состояния бита DSR регистра со
стояния модема ге-
нерируется прерывание, если разрешено прерывание
состояния модема.
____
ОБНАРУЖЕНИЕ СИГНАЛА НА ЛИНИИ ПРИЕМА (RLSD),контакт 38: Низко
е состояние указы-
вает, что модем или набор данных определили перенос данных.
Сигнал -RLSD явля-
ется входом функции управления модемом, состояние которого м
ожет быть провере-
но чтением процессором 7 бита (RLSD) регистра состояния мод
ема. Бит 3 (DRLSD)
регистра состояния модема указывает, изменялся ли сигнал -RL
SD с момента пред-
ыдущего чтения регистра состояния модема.
Замечание: Если бит RLSD регистра состояния модема изменил с
вое состояние, ге-
нерируется прерывание, если разрешено прерывание
состояния модема.
__
ИДИКАТОР ЗВОНКА (RI), контакт 39: Низкий уровень указывает,ч
то был получен сиг-
нал телефонногог звонка от модема или набора данных.Сигнал -
RI является входом
функции управления модемом, состояние которого может быть
проверено чтением
процессором 6 бита (RI) регистра состояния модема. Бит 2 (T
ERI) регистра сос-
тояния модема указывает, изменялся ли сигнал -RI, из низкого
состояния в высо-
кое, с момента предыдущего чтения регистра состояния модема.
Замечание: Если бит RI регистра состояния модема перходит и
з высокого состоя-
ния в низкое, то генерируется прерывание, если ра
зрешено прерывание
состояния модема.
VCC, контакт 40: Напряжение питания +5В.
VSS, контакт 20: Земля (0В).
ВЫХОДНЫЕ СИГНАЛЫ.
___
ВЫВОД ДАННЫХ ГОТОВ (DTR), контакт 33: В низком состоянии инф
ормирует модем или
набор данных, что INS8250 готов к связи. Выходной сигнал -DT
R может быть уста-
новлен в активный низкий уровень записью 0 бита (DTR) регис
тра управления мо-
демом, записью в него "1". Сигнал -DTR устанавливается в
высокое состояние
после операции основного сброса.
___
ЗАПРОС НА ПЕРЕДАЧУ (RTS), контакт 32: Низком уровень информи
рует модем или на-
бор данных,что INS8250 готов передавать данные.Выходной сигн
ал -RTS может быть
установлен в активное низкое состояние записью 1 бита (RTS)
регистра управле-
ния модемом, записью в него "1". Сигнал -DTR устанавливается
в высокое состоя-
ние после операции основного сброса.
_____
ВЫХОД 1 (OUT 1), контакт 34: Выход, определяемый пользовател
ем, может быть ус-
тановлен в активное низкое состояние програмированием 2 бит
а (OUT 1) регистра
управления модемом,записью в него "1". Сигнал -OUT 1 устанав
ливается в высокое
состояние после операции основного сброса.
_____
ВЫХОД 2 (OUT 2), контакт 31: Выход, определяемый пользовател
ем, может быть ус-
тановлен в активное низкое состояние програмированием 3 бит
а (OUT 2) регистра
управления модемом,записью в него "1". Сигнал -OUT 2 устанав
ливается в высокое
состояние после операции основного сброса.
ВЫХОД ВЫБОРА КРИСТАЛЛА (CSOUT), контакт 24: В высоком состоя
нии показывает,что
кристалл был выбран активным входами CS0, CS1 и -CS2. Пока C
SOUT ="1" не могут
быть выполнены никакие операции передачи данных.
ОТКЛЮЧЕНИЕ ФОРМИРОВАТЕЛЯ (DDIS),контакт 23: Становится низки
м, когда процессор
читает данные из INS8250. Высокий уровень DDIS может быть ис
пользован для отк-
лючения внешних передатчиков (если они стоят между процесс
ором и INS8250, на
шине данных) в любое время, кроме случаев чтения данных проц
ессором.
_______
ВЫХОД СКОРОСТИ ПЕРЕДАЧИ (BAUDOUT),контакт 15: Умноженный на
16 тактовый сигнал
для секции передатчика INS8250. Тактовый сигнал равен частот
е основного такто-
вого генератора, деленной на определенную величину в регистр
е делителя генера-
тора скорости передатчика. Этот сигнал также может использо
ваться для секций
приемника путем подключения данного выхода на вход RCLK крис
талла.
ПРЕРЫВАНИЕ (INTRPT),контакт 30: Становится высоким, когда од
ин из типов преры-
вания имеет активное высокое состояние и разрешен в IER:флаг
ошибки приемника,
доступность данных приеника, регистр хранения передатчика
пуст или состояние
модема. Сигнал INTRPT сбрасывается в "0" при соответствующем
обслуживании пре-
рывания или операции общего сброса.
ПОСЛЕДОВАТЕЛЬНЫЙ ВЫХОД (SOUT),контакт 11: Комбинированный вы
ход последователь-
ных данных в линию связи (преферийное устройство,модем или н
абор данных). Сиг-
нал SOUT устанавливается в "1" при операции общего сброса.
ДВУНАПРАВЛЕННЫЕ СИГНАЛЫ.
ШИНА ДАННЫХ (D7-D0),контакты 1-8: Эта шина объединяет восемь
линий ввода/выво-
да с тремя состояниями. Шина обеспечивает двунаправленную с
вязь между INS8250
и процессором. Через шину данных D7-D0 передаются данные, у
правляющие слова и
информация состояния.
ВХОД/ВЫХОД ВНЕШНЕЙ СИНХРОНИЗАЦИИ (XALT1,XALT2), контакт 16,
17: Эти два вывода
подсоединяют основное тактирующее устройство (кварцевый резо
натор или тактовый
сигнал) к INS8250.
ОПИСАНИЕ ПРОГРАММИРОВАНИЯ.
INS8250 имеет ряд доступных регистров. Эти регистры
используются для
управления работой INS8250, для приема и передачи данных. Ни
же перечисленны и
описанны доступные регистры.
Функции сброса ассинхронной связи.
ЪДДДДДДДДДДДДДДДДДДДДДДДВДДДДДДДДДДДДДДВДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДї
і Регистр/сигнал і Управление і Состояние с
броса і
і і сбросом і
і
ГДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДґ
і Регистр разрешения іОсновной сбросі Все биты в низком с
остоянии (0-3 і
і прерываний (IER) і і принудительно,4-7 п
остоянно) і
і і і
і
і Регистр идентификации іОсновной сбросі Бит 0 высокий, биты
1, 2 низкие, і
і прерываний (IIR) і і биты 3-7 постоянно
низкие і
і і і
і
і Регистр управления іОсновной сбросі Все биты низкие
і
і линией (LCR) і і
і
і і і
і
і Регистр управления іОсновной сбросі Все биты низкие
і
і модемом (MCR) і і
і
і і і
і
і Регистр состояния іОсновной сбросі За исключением би
тов 5, 6 все і
і линией (LCR) і і высокие
і
і і і
і
і Регистр состояния іОсновной сбросі Биты 0-3 низкие,бит
ы 4-7 входные і
і модемом (MCR) і і сигналы
і
і і і
і
і SOUT іОсновной сбросі Высокий уровень
і
і і і
і
і INTRPT (ошибка RCVR) і Чтение LSR/MRі Низкий уровень
і
і і і
і
і INTRPT (готовность і Чтение RBR/MRі Низкий уровень
і
і данных RCVR) і і
і
і і і
і
і INTRPT (готовность іЧтение IIR/за-і Низкий уровень
і
і данных RCVR) і пись THR/MR і
і
і і і
і
і INTRPT (изменение і Чтение MSR/MRі Низкий уровень
і
і состояния модема) і і
і
і і і
і
і OUT 2 іОсновной сбросі Высокий уровень
і
і і і
і
і RTS іОсновной сбросі Высокий уровень
і
і і і
і
і DTR іОсновной сбросі Высокий уровень
і
і і і
і
і OUT 1 іОсновной сбросі Высокий уровень
і
АДДДДДДДДДДДДДДДДДДДДДДДБДДДДДДДДДДДДДДБДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДЩ
РЕГИСТР УПРАВЛЕНИЯ ЛИНИЕЙ.
Системный програмист может определить формат обмена
данными по асинх-
ронной линии связи через регистр управления линией (LCR).
Кроме управления
форматом, програмист может прочитать записанный ранее форма
т. Эта возможность
упрощает системное програмирование и исключает необходимость
отдельного хране-
ния в системной памяти характеристик линии. Ниже показано и
описано содержимое
регистра управления линией.
Регистр управления линией (LCR).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДї
і Адрес 3FBH
і
і
і
і Биты 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і АДДД> Выбор длины слова (WLS0)
і
і і і і і і і АДДДДДД> Выбор длины слова (WLS1)
і
і і і і і і АДДДДДДДДД> Число стоповых бит (STB)
і
і і і і і АДДДДДДДДДДДД> Разрешение контроля четно
сти (PEN) і
і і і і АДДДДДДДДДДДДДДД> Выбор контроля по чету (E
PS) і
і і і АДДДДДДДДДДДДДДДДДД> Установка бита четности
і
і і АДДДДДДДДДДДДДДДДДДДДД> Установка разрыва
і
і АДДДДДДДДДДДДДДДДДДДДДДДД> Бит доступа к защелке раз
деления (DLAB) і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДЩ
БИТ 0 И 1: Эти два бита определяют число бит в каждом перед
аваемом или прини-
маемом последовательном символе. Биты кодируются следующим о
бразом:
ЪДДДДДДДВДДДДДДДВДДДДДДДДДДДДДї
і Бит 1 і Бит 2 і Длина слова і
ГДДДДДДДБДДДДДДДБДДДДДДДДДДДДДґ
і 0 0 5 бит і
і 0 1 6 бит і
і 1 0 7 бит і
і 1 1 8 бит і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ
БИТ 2: Определяет число стоповых битов в каждом передаваем
ом или принимаемом
последовательном символе. Если бит 2 равен логическому "0",
то в символе гене-
рируется или проверяется 1 стоповый бит. Если бит 2 логическ
ая "1", а битами 0
и 1 выбрана длина слова 5 бит, то генерируется или проверяе
тся 1,5 стоп-бита.
Если бит 2 логическая "1" при длине слова 6, 7 или 8 бит, т
о генерируется или
проверяется 2 стоп-бита.
БИТ 3: Разрешение контроля четности. Когда бит 3 равен "1",
то генерируется (в
передаваемых данных) или проверяется (в принимаемых данных)
бит четности,кото-
рый располагается между последним битом символа данных и сто
повыми битами. Бит
контроля четности служит для образования четного или нечетно
го числа единиц в
кодовой посылке, образованной передоваемыми данными и битом
четности.
БИТ 4: Служит для выбора контроля по чету или нечету. Когда
бит 3 равен "1" и
бит 4 равен "0", то передается и проверяется не четное число
единиц. Когда бит
3 раве "1" и бит 4 равен "1", то в кодовой посылке переда
ется и проверяется
четное число единиц.
БИТ 5: Установка бита четности. Когда бит 3 равен "1" и бит
5 равен "1",то бит
контроля четности передается и принимается как "0", если би
т 4 равен "1". Или
как "1", если бит 4 равен "0".
БИТ 6: Установка разрыва. Когда бит 6 равен "1", то посл
едовательный выход
(SOUT) переводится в состояние пропуска (логический 0) и ос
тается в нем неза-
висимо от других действий по передаче. Установка разрыва от
меняется переводом
бита 6 в состояние "0".Это позволяет процессору привести в с
остояние готовнос-
ти выводы системы передачи данных.
БИТ 7: Доступ к регистру разделения (DLAB). Для доступа к г
енератору скорости
передачи при операции ввода/выводы. Этот бит должен быть ус
тановлен в высокое
состояние. В низком состоянии он позволяет обращаться к рег
истру хранения пе-
редатчика или регистру разрешения прерываний.
ПРОГРАММИРУЕМЫЙ ГЕНЕРАТОР СКОРОСТИ ПЕРЕДАЧИ.
INS8250 содержит программируемый генератор скорости
передачи, который
способен делить входной сигнал (1,8432 мГц) на любое число
от 1 до (2**16-1).
Выходная частота представляет собой скорость передачи умнож
енную на 16 [дели-
тель = (вхоная частота)/(скорость передачи * 16)]. Делитель
хранится в двух 8-
- битных регистрах в 16-битном двойном формате. Эти регист
ры делителя должны
быть загруженыи при инициализации. При загрузке любого рег
истра из регистров
делителя загружается 16-битный счетчик скорости. Это предот
вращает долгий пе-
ресчет при первоначальной загрузке.
Младшие значащие биты регистра делителя (DLL).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДї
і Адрес 3F8H DLAB = 1 і
і і
і Биты 7 6 5 4 3 2 1 0 і
і і і і і і і і і і
і і і і і і і і АДДД> Бит 0 і
і і і і і і і АДДДДДД> Бит 1 і
і і і і і і АДДДДДДДДД> Бит 2 і
і і і і і АДДДДДДДДДДДД> Бит 3 і
і і і і АДДДДДДДДДДДДДДД> Бит 4 і
і і і АДДДДДДДДДДДДДДДДДД> Бит 5 і
і і АДДДДДДДДДДДДДДДДДДДДД> Бит 6 і
і АДДДДДДДДДДДДДДДДДДДДДДДД> Бит 7 і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ
Старшие значащие биты регистра делителя (DLM).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДї
і Адрес 3F8H DLAB = 1 і
і і
і Биты 7 6 5 4 3 2 1 0 і
і і і і і і і і і і
і і і і і і і і АДДД> Бит 8 і
і і і і і і і АДДДДДД> Бит 9 і
і і і і і і АДДДДДДДДД> Бит 10 і
і і і і і АДДДДДДДДДДДД> Бит 11 і
і і і і АДДДДДДДДДДДДДДД> Бит 12 і
і і і АДДДДДДДДДДДДДДДДДД> Бит 13 і
і і АДДДДДДДДДДДДДДДДДДДДД> Бит 14 і
і АДДДДДДДДДДДДДДДДДДДДДДДД> Бит 15 і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ
Ниже проилюстрированно использование генератора с
корости передачи с
тактовой частотой 1,8432 мГц. Полученная ошибка для скоросте
й 19200 бод и ниже
является минимальной.
ЪДДДДДДДДДДВДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДВДДДДДДДДДД
ДДДї
і Скорость і Делитель используемый для і Погрешнос
ть і
і передачи і генерации 16*тактовую частоту і частоты в
% і
і і (десятиричное) (шестнадцатиричное) і
і
ГДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДД
ДДДґ
і 50 і 2304 900 і ДДД
і
і 75 і 1536 600 і ДДД
і
і 110 і 1047 417 і 0,026
і
і 134,5 і 857 359 і 0,058
і
і 150 і 768 300 і ДДД
і
і 300 і 384 180 і ДДД
і
і 600 і 192 0C0 і ДДД
і
і 1200 і 96 060 і ДДД
і
і 1800 і 64 040 і ДДД
і
і 2000 і 58 03A і 0,69
і
і 2400 і 48 030 і ДДД
і
і 3600 і 32 020 і ДДД
і
і 4800 і 24 018 і ДДД
і
і 7200 і 16 010 і ДДД
і
і 9600 і 12 00C і ДДД
і
і 19200 і 6 006 і ДДД
і
АДДДДДДДДДДБДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДБДДДДДДДДДД
ДДДЩ
РЕГИСТР СОСТОЯНИЯ ЛИНИИ.
8-битный регистр предоставляющий процессору иформац
ию состояния, свя-
заную с передачей данных. Ниже показанно и описанно содержим
ое регистра состо-
яния линии:
Регистр состояния линии (LSR).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДї
і Адрес 3FDH
і
і
і
і Биты 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і АДДД> Данные готовы (DR)
і
і і і і і і і АДДДДДД> Ошибка переполнения (OE)
і
і і і і і і АДДДДДДДДД> Ошибка четности (PE)
і
і і і і і АДДДДДДДДДДДД> Ошибка формата (FE)
і
і і і і АДДДДДДДДДДДДДДД> Нарушение прерывания (BI)
і
і і і АДДДДДДДДДДДДДДДДДД> Регистр хранения передатч
ика пуст (THRE) і
і і АДДДДДДДДДДДДДДДДДДДДД> Регистр сдвига передатчик
а пуст (TSRE) і
і АДДДДДДДДДДДДДДДДДДДДДДДД> = 0
і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДЩ
БИТ 0: Является индикатором готовности данных приемникка. К
огда бал полностью
получен входной символ, этот бит устанавливается в "1",при э
том входной символ
передается в буферный регистр приемника. Бит0 может быть с
брошен в состояние
"0" либо при чтении процессором буферного регистра, либо
записью "0" в него
процессором.
БИТ 1: Служит для индикации ошибки переполнения. Если бит 1
устанавливается в
"1", то это указывает,что данные в буферном регистре приемни
ка не были считаны
процессором прежде, чем туда был занесен следующий символ, и
поэтому был унич-
тожен предыдущий символ. Индикатор OE сбрасывается, когда пр
оцессор читает со-
держимое регистра состояния линии.
БИТ 2: Индикатор ошибки четности. Бит 2 показывает, что полу
ченная посылка со-
держала неверный бит четности. Бит PE устанавливается в "
1" при обнаружении
ошибки четности и сбрасывается в "0",когда процессор читает
содержимое регист-
ра состояния линии.
БИТ 3: Индикатор ошибки формата. Бит 3 показывает, что пол
ученный символ не
имел верного стоп-бита. Бит 3 утанавливается в "1" когда с
топ-бит, следующий
за последним битом данных или битом четности,оказываватся ра
вным нулю (уровень
пропуска).
БИТ 4: Идикатор прерывания по разрыву. Бит 4 устанавливаетс
я в логическую "1"
в том случае, если вход пренимаемых данных удерживается в
состоянии пропуска
(логический "0") дольше, чем время передачи полного символа
(т.е. полное время
стартовый бит + биты данных + бит четности + стоп-биты).
Замечание: Биты с 1 по 4 являются условиями ошибки,которые п
рерывают состояние
линии приемника, как только обнаруживается соотве
тствующее условие.
БИТ 5: Указывает, что регистр хранения передатчика пуст. Бит
5 показывает, что
INS8250 готова принять новыий символ для передачи. Кроме тог
о,этот бит застав-
ляет INS8250 выработать прерывание процессору, когда разре
шены прерывания по
пустому регистру хранения передатчика установленно в высоко
е состояние. Бит 5
устонавливается в логическую "1", когда символ передается из
регистра хранения
передатчика в регистр сдвига передатчика. Бит сбрасываетс
я в логический "0"
одновременно с загрузкой регистра хранения передатчика от пр
оцессора.
БИТ 6: Показывает, что регистр сдвига передатчика пуст. Бит
6 устанавливается
в логическую "1", когда регистр сдвига передатчика не занят.
Он сбрасывается в
логичиский "0" при передаче данных из регистра хранения пер
едатчика в регистр
сдвига передатчика. Бит 6 доступен только по чтению.
БИТ 7: Постоянно сброшен в логический "0".
РЕГИСТР ИДЕНТИФИКАЦИИ ПРЕРЫВАНИЙ.
INS8250 имеет встроенные средства работы по прерыва
ниям, что обеспечи-
вает полную гибкость при подключении ко всем микропроцес
сорам, доступным в
настоящее время.Для обеспечения минимальной програмной надст
ройки при передаче
символа данных, INS8250 приоритезирует прерывания на четыре
уровня: прерывание
состояния приемника (приоритет 1),прерывание готовности данн
ых приеника (прио-
ритет 2), регистр хранения передатчика пуст (приоритет 3)
, состояние модема
(приоритет 4). Информация указывает,что выдан запрос на прио
ритезирование пре-
рывания и тип приоритезированного прерывания хранится в реги
стре идентификации
прерываний. См. таблицу "Функции управления прерываниями".
При обращении про-
цессора к регистру идентификации прерываний (IIR) в течен
ие времени выборки
кристалла, очищается запрос на прерывания с наивысшим приори
тетом, до тех пор,
пока это прерывание не будет обслуженно процессором, новые з
апросы не выполня-
ются. Ниже описанно и показанно содержимое регистра идентифи
кации прерываний.
Регистр идентификации прерываний (IIR).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДї
і Адрес 3FAH
і
і
і
і Биты 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і АДДД> 0, если есть запорос
і
і і і і і і і АДДДДДД> Идентификация прерываний
бит (0) і
і і і і і і АДДДДДДДДД> Идентификация прерываний
бит (1) і
і і і і і АДДДДДДДДДДДД> = 0
і
і і і і АДДДДДДДДДДДДДДД> = 0
і
і і і АДДДДДДДДДДДДДДДДДД> = 0
і
і і АДДДДДДДДДДДДДДДДДДДДД> = 0
і
і АДДДДДДДДДДДДДДДДДДДДДДДД> = 0
і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДЩ
БИТ 0: Может быть использован либо с аппаратно - установленн
ыми приоритетами,
либо при урезанном окружающем оборудовании, для индикации вы
работки запроса на
прерывание, а содержимое IIR может быть использовано как ука
затель на соответ-
ствующую программу обслуживания прерывания. Когда бит 0 утан
овлен в логическую
"1", то запрос на прерывание отсутствует и распространени
е прерывания (если
используется такой режим) продолжается.
БИТЫ 1 И 2: Используются для идентификации прерывания с наив
ысшем приоритетом,
как это показанно в таблице "Функций управления прерываниями
".
БИТЫ С 3 ПО 7: Всегда находятся в состоянии логического "0".
Функции управления прерываниями.
ЪДДДДДДДДДДДДДДВДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДї
і Регистр і
і
і идентификацииі Функции установки и сброса преры
ваний і
і прерываний і
і
ГДДДДВДДДДВДДДДЕДДДДДДДДДДВДДДДДДДДДДДВДДДДДДДДДДДДДДДДДДДВД
ДДДДДДДДДДДДДДДДДґ
іБит2іБит1іБит0і Уровень і Тип і Источник і
Управление сбро- і
і і і іприоритетаі прерыванияі прерывания і
сом прерывания і
ГДДДДЕДДДДЕДДДДЕДДДДДДДДДДЕДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДЕД
ДДДДДДДДДДДДДДДДДґ
і 0 і 0 і 1 і ДД і Нет і Нет і
ДД і
ГДДДДЕДДДДЕДДДДЕДДДДДДДДДДЕДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДЕД
ДДДДДДДДДДДДДДДДДґ
і 1 і 1 і 0 і Перовый і Состояние іОшибка переполненияі
Чтение регистра і
і і і і і приемника іили ошибка четностиі
состояния линии і
і і і і і іили ошибка формата,і
(LSR) і
і і і і і іили прерывание раз-і
і
і і і і і ірыва і
і
ГДДДДЕДДДДЕДДДДЕДДДДДДДДДДЕДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДЕД
ДДДДДДДДДДДДДДДДДґ
і 1 і 0 і 0 і Второй і Данные і Данные приемника і
Чтение буферного і
і і і і і приемника і доступны і
регитра приемникаі
і і і і і доступны і і
(RBR) і
ГДДДДЕДДДДЕДДДДЕДДДДДДДДДДЕДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДЕД
ДДДДДДДДДДДДДДДДДґ
і 0 і 1 і 0 і Третий і Регистр і Регистр хранения і
Чтение IIR (если і
і і і і і хранения і передатчика пуст і
в нем этот источ-і
і і і і іпередатчикаі і
ник прерывания) і
і і і і і пуст і і
или запись в ре- і
і і і і і і і
гистр хранения і
і і і і і і і
передатчика і
ГДДДДЕДДДДЕДДДДЕДДДДДДДДДДЕДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДЕД
ДДДДДДДДДДДДДДДДДґ
і 0 і 0 і 0 і Четвертыйі Состояние і Чист для посылки, і
Чтение регитсра і
і і і і і модема і или набор данных і
состояни модема і
і і і і і і готов,или индика- і
(MSR) і
і і і і і і тор вызова, или і
і
і і і і і і определен сигнал і
і
і і і і і і линии приемника і
і
АДДДДБДДДДБДДДДБДДДДДДДДДДБДДДДДДДДДДДБДДДДДДДДДДДДДДДДДДДБД
ДДДДДДДДДДДДДДДДДЩ
РЕГИСТР РАЗРЕШЕНИЯ ПРЕРЫВАНИЙ.
Этот 8-битный регистр (IER) позволяет одельно актив
изировать выходной
синал четырех типов прерываниний (INTRPT) кристалла INS825
0. Возможно полное
отключение системы прерываний путем сброса битов с 0 по 3 в
"0". Подобным об-
разом, устанавливая соответствующие биты регистра IER в "1",
могут быть разре-
шены выбранные прерывания. Отключение системы прерываний
подавляет регистр
идентификации прерываний (IIR) и активный (высокий) выход за
проса INTRPT крис-
талла. Все другие функции системы продолжают работать обычны
м образом, включая
установку регистров состояния линии (MSR). Ниже показано и о
писано содержимое
регистра разрешения прерываний.
Регистр разрешения прерываний (IER).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДї
і Адрес 3F9H
і
і
і
і Биты 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і АДДД> 1 = разрешение прерывания
по і
і і і і і і і і доступности данных.
і
і і і і і і і АДДДДДД> 1 = разрешение прерывания
THRE. і
і і і і і і АДДДДДДДДД> 1 = разрешение прерывания
і
і і і і і і состояния линии прием
ника. і
і і і і і АДДДДДДДДДДДД> 1 = разрешение прерывания
і
і і і і і состояния модема.
і
і і і і АДДДДДДДДДДДДДДД> = 0
і
і і і АДДДДДДДДДДДДДДДДДД> = 0
і
і і АДДДДДДДДДДДДДДДДДДДДД> = 0
і
і АДДДДДДДДДДДДДДДДДДДДДДДД> = 0
і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДЩ
БИТ 0: При установке в "1" этот бит разрешает прерывание п
о получению данных
приемником.
БИТ 1: При установке в "1" этот бит разрешает прерывание п
о пустому регистру
хранения передатчика.
БИТ 2: При установке в "1" этот бит разрешает прерывание п
о состоянию линии
приемника.
БИТ 3: При установке в "1" этот бит разрешает прерывание по
состоянию модема.
БИТЫ С 4 ПО 7: Всегда находятся в состоянии логического "0".
РЕГИСТР УПРАВЛЕНИЯ МОДЕМОМ.
Этот 8 - битный регистр управляет интерфейсом с м
одемом или набором
данных (переферийным устройством эмулирующим модем). Ниже
показано и описано
содержимое регистра разрешения прерываний.
Регистр управления модемом (MCR).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
і Адрес 3FCH
і
і Биты 7 6 5 4 3 2 1 0
і і і і і і і і і
і і і і і і і і АДДД> Вывод данных готов (DTR)
і і і і і і і АДДДДДД> Запрос на передачу (RTS)
і і і і і і АДДДДДДДДД> Выход 1
і і і і і АДДДДДДДДДДДД> Выход 2
і і і і АДДДДДДДДДДДДДДД> Петля
і і і АДДДДДДДДДДДДДДДДДД> = 0
і і АДДДДДДДДДДДДДДДДДДДДД> = 0
і АДДДДДДДДДДДДДДДДДДДДДДДД> = 0
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
___
БИТ 0: Управляет выходом готовности данных (DTR).Когда бит 0
установлен в "1",
выход -DTR переводится в состояние логического "0". Когда би
т 0 сбрасывается в
"0", выход -DTR переводится в состояние логической "1".
Замечание: Выход -DTR INS8250 может быть направлен на вход
EIA ивертирующего
линейного драйвера (например DS1488) для получени
я входного сигнала
необходимой полярности, на принимающем модеме или
наборе данных.
___
БИТ 1: Управляет выходом запроса на передачу (RTS). Он вл
ияет на выход -RTS
способом, аналогичным описанному выше для бита 0.
_____
БИТ 2: Управляет сигналом "Выходом 1" (OUT 1), который являе
тся дополнительным
сигналом, определяемым пользователем. Бит 2 влияет на выход
-OUT 1 способом,
аналогичным описанному выше для бита 0.
_____
БИТ 3: Управляет сигналом "Выходом 2" (OUT 2), который являе
тся дополнительным
сигналом, определяемым пользователем. Бит 2 влияет на выход
-OUT 2 способом,
аналогичным описанному выше для бита 0.
БИТ 4: Обеспечивает возможность замыкания в петлю для диагно
стической проверки
INS8250. Когда Бит 4 установлен в логическую "1", происходит
следующее: после-
довательный выход передатчика (SOUT) устанавливается в м
аркерное состояние
(логическая "1"); последовательный вход приемника (SIN)
отключается; выход
регистра сдвига перердатчика закорачивается на вход регистра
сдвига приемника;
четыре входа управления модемом (-CTS, -DSR, -RLSD и -RI) от
ключаются,а четыре
выхода управления модемом (-DTR, -RTS, -OUT 1 и -OUT 2) внут
ренне подключаются
к четырем входам управления модемом. В диагностическом ре
жиме передаваемые
данные непосредственно принимакются. Эта особенность позволя
ет процессору про-
верить тракт прохождения данных и приемника, и передатчика I
NS8250. В диагнос-
тическом режиме прерывания приемника и передатчика полност
ью работоспособны.
Прерывания управления модемом также работоспособны, но ито
чниками прерываний
являются четыре младших бита регистра управления модемом вме
сто четырех управ-
ляющих входов модема. Прерывания продолжают управляться ре
гистром разрешения
прерываний.
Система прерываний INS8250 может быть проверена
с помощью записи в
четыре младших бита регистра состояния модема. Установка лю
бого из этих битов
в состояние логической "1" генерирует соответствующее пр
ерывание (если оно
разрешено). Сбрасываются эти прерывания так же, как при норм
альной работе. Для
возврата нормальный режим работы регистры должны быть пере
программированны в
обычное состояние,а затем бит 4 регистра управления модемом
должен быть сбро-
шен в логический "0".
БИТЫ С 5 ПО 7: Всегда находятся в состоянии логического "0".
РЕГИСТР СОСТОЯНИЯ МОДЕМА.
Этот 8-битный регистр передает текущие состояния уп
равлающих линий от
модема или переферийного устройства в процессор. В доплне
ние к этой текущей
информации состояния, четыре бита регистра состояния модема
отслеживают изме-
нение иформации. Эти биты устанавливаются в логическую "
1" в случае, если
управляющие входы от модема изменяют состояние. Они сбрасыв
аются в "0", когда
процессор читает регистор состояния модема. Содержимое реги
стра состояния мо-
дема показанно и описанно ниже.
Регистр состояния модема (MSR).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДї
і Адрес 3FEH
і
і
і
і Биты 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і АДДД> Изменение CTS (DCTS)
і
і і і і і і і АДДДДДД> Изменение DSR (DDSR)
і
і і і і і і АДДДДДДДДД> Задний фронт RI (TERI)
і
і і і і і АДДДДДДДДДДДД> Изменение RLSD (DRLSD)
і
і і і і АДДДДДДДДДДДДДДД> Очистка для передачи (CTS
) і
і і і АДДДДДДДДДДДДДДДДДД> Набор данных готов (DTR)
і
і і АДДДДДДДДДДДДДДДДДДДДД> Индикатор вызова (RI)
і
і АДДДДДДДДДДДДДДДДДДДДДДДД> Обнаружен сигнал линии
і
і приемника (RLSD)
і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДЩ
БИТ 0: Служит для индикации изменения сигнала "Свободен д
ля посылки". Бит 0
показывает,что с момента последнего чтения регистра процессо
ром вход кристалла
-CTS изменил свое состояние.
БИТ 1: Служит для индикации изменения сигнала "Набор данных
готов". Бит 1 по-
казывает, что с момента последнего чтения регистра процессо
ром вход кристалла
-DTR изменил свое состояние.
БИТ 2: Служит для индикации заднего фронта сигнала "Индикат
ор вызова". Бит 2
показывает,что с момента последнего чтения регистра процессо
ром вход кристалла
-RI изменил свое состояние из включенного (логическая "1")
в выключенное (ло-
гический "0").
БИТ 3: Служит для индикации изменения сигнала "Детекртор си
гнала линии прием-
ника". Бит 3 показывает, что с момента последнего чтения ре
гистра процессором
вход кристалла -RLSD изменил свое состояние.
Замечание: Когда бит 0,1,2 или 3 устанавливается в "1", то г
енерируется преры-
вание состояния модема.
БИТ 4: Это бит дополнения входа "Свободен для посылки".Если
бит 4 регистра MCR
(петля) утановлен в "1", то он эквивалентен RTS в регистре M
CR.
БИТ 5: Это бит дополнения входа "Набор данных готов". Если
бит 4 регистра MCR
утановлен в "1", то он эквивалентен DTR в регистре MCR.
БИТ 6: Это бит дополнения входа "Индикатор вызова". Если
бит 4 регистра MCR
утановлен в "1", то он эквивалентен OUT 1 в регистре MCR.
БИТ 7: Это бит дополнения входа "Детекртор сигнала линии при
емника".Если бит 4
регистра MCR утановлен в "1", то он эквивалентен OUT 2 в рег
истре MCR.
БУФЕРНЫЙ РЕГИСТР ПРИЕМНИКА.
Буферный регистр пиемника содержит принимаемый симв
ол,как это описано
ниже.
Буферный регистр пиемника (RBR).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДї
і Адрес 3F8H DLAB = 0. Только чтение і
і і
і Биты 7 6 5 4 3 2 1 0 і
і і і і і і і і і і
і і і і і і і і АДДД> Бит данных 0 і
і і і і і і і АДДДДДД> Бит данных 1 і
і і і і і і АДДДДДДДДД> Бит данных 2 і
і і і і і АДДДДДДДДДДДД> Бит данных 3 і
і і і і АДДДДДДДДДДДДДДД> Бит данных 4 і
і і і АДДДДДДДДДДДДДДДДДД> Бит данных 5 і
і і АДДДДДДДДДДДДДДДДДДДДД> Бит данных 6 і
і АДДДДДДДДДДДДДДДДДДДДДДДД> Бит данных 7 і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ
Бит 0 является младшим значащим битом и первым бит
ом, который прини-
мается по последовательному входу.
РЕГИСТР ХРАНЕНИЯ ПЕРЕДАТЧИКА.
Регистр хранения передатчика содержит символ, котор
ый должен быть пе-
редан по последовательноиму каналу, как это описанно ниже.
Регистр хранения передатчика (THR).
ЪДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДї
і Адрес 3F8H DLAB = 0. Только записи і
і і
і Биты 7 6 5 4 3 2 1 0 і
і і і і і і і і і і
і і і і і і і і АДДД> Бит данных 0 і
і і і і і і і АДДДДДД> Бит данных 1 і
і і і і і і АДДДДДДДДД> Бит данных 2 і
і і і і і АДДДДДДДДДДДД> Бит данных 3 і
і і і і АДДДДДДДДДДДДДДД> Бит данных 4 і
і і і АДДДДДДДДДДДДДДДДДД> Бит данных 5 і
і і АДДДДДДДДДДДДДДДДДДДДД> Бит данных 6 і
і АДДДДДДДДДДДДДДДДДДДДДДДД> Бит данных 7 і
АДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЩ
Бит 0 является младшим значащим битом и первым бито
м, который переда-
ется по последовательному каналу.
РАСПРЕДЕЛЕНИЕ КОНТАКТОВ РАЗЪЕМА.
Используется 25-контактный разъем D-типа.
Сигнал Контакт
ДДДДДДДДДДДДДДДДДї
ЪДДДДДДДДДДДДДДДДД
і Не используются 1,10,12-17,19,21,23,24
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
і Передаваемые данные 2
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
і Принимаемые данные 3
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД>
і Запрос на посылку 4
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
і Чист для передачи 5
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД>
і Набор данных готов 6
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД>
Внешнее і Сигнальная земля 7
і Адаптер
устройство ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ґ ассинхронной
і Детектор сигнала линии передачи 8
і связи
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД>
і +Данные передатчика токовой петли 9
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
і -Данные передатчика токовой петли 11
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
і +Данные приемника токовой петли 18
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД>
і Вывод данных готов 20
Г<ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
і Индикатор вызова 22
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД>
і -Данные приемника токовой петли 25
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД>
ДДДДДДДДДДДДДДДДДЩ
АДДДДДДДДДДДДДДДДД
Замечание: Чтобы избежать влияния индуктивного напряжени
я на схемы обмена,
сигналы от схем обмена должны быть использованы
для безиндуктивных
устройств, таких как обмотка реле.
ДВОИЧНЫЙ СИНХРОННЫЙ АДАПТЕР СВЯЗИ.
Двоичный синхронный адаптер связи (BSC) обеспечи
вает совместимый с
RS232C интерфейс связи. Внешний интерфейс представлен в ви
де EIA драйверов и
приемников, присоединенных к стандартному 25-контактному
разъему D-типа на
RS232C.
Адаптер программируется коммуникационным програмным
обеспечонием для
работы в двоичном синхронном режиме. Максимальная скорость п
ередачи составляет
9600 бит в секунду.Сердцем адаптера является универсальный с
инхронно/асинхрон-
ный приемо передатчик (USART) Intel 8251A. Также используетс
я программируемый
переферийный интерфейс (PPI) Intel 8255A-5 для расширенного
интерфейса модема,
а программируемый интервальный таймер Intel 8253-5 обеспечив
ает тайм-ауты и
генерацию прерываний.
СТРУКТУРНАЯ СХЕМА АДАПТЕРА BSC.
EIA
ЪДДДДДДДДї драйверы/
ЫЯЯЯЯ>ґ і приемники Аппа
ратура
Системная Ы і Таймер і ЪДДДї пере
дачи
шина ЙННЫНННН>µ 8253 і і і данн
ых
Ъ Д ї ЪДДДДДДДДї ЪДєДДЫДДДДДґ і і і Ъ
Д ї
і Шина і і є Ы АДДДДДДДДЩ і і
і ГДДґ данных іЯіЯєЯЯЫ і і<ДДДДДДДДґ
і
АДДДДДДДДЩ і є Ы ЪДДДДДДДї і і
і і і є ЫЯЯЯЯ>ґ і і і і
і
Управление і є Ы і USART Г<ДДДДДґ і
і ЖНННННННННННННШНОННЫНННН>µ 8251A ГДДДДД>ґ і і
і
і є Ы ЪДДґ і і і
і і ЪДДДДДДДї і є Ы і АДДДДДДДЩ і і і
і
і ГДДЩ є Ы і і і
і ГДДґ Адрес ГДДДДєДДЫДДЩ ЪДДДДДДДї і ГДДДДДДДД>ґ
і
і ГДДї є ЫЬЬЬЬ>ґ ГДДДДД>ґ і
А Д Щ АДДДДДДДЩ і є і PPI Г<ДДДДДґ і А
Д Щ
і ИННННННН>µ8255A-5і і і
АДДДДДДДДДДґ і і і
АДДДДДДДЩ АДДДЩ
ФУНКЦИОНАЛЬНОЕ ОПИСАНИЕ.
УНИВЕРСАЛЬНЫЙ СИНХРОННО-АССИНХРОННЫЙ ПРИЕМОПЕРЕДАТЧ
ИК 8251A.
Рабочие характеристики 8251A программируются програ
ммным обеспечением
системного блока, и она может поддерживать практически любу
ю форму синхронной
передачи данных, ипользуемую в настоящее время. В описыва
емой конфигурации
8251A используется для двоичного синхронного протокола связи
IBM (BSC) в полу-
дуплексном режиме.
Работа 8250A начинается с программирования формата
связи, после чего
вводятся команды для указания 8251A какая операция должна бы
ть выполнена.8251A
также может передать в системный блок состояние устройства п
ри выполнении опе-
рации чтения состояния. Последовательность событий для вып
олнения следующая:
инструкция режима, инструкция команды и чтение состояния.
Инструкция режима
должна следовать за операцией основного сброса. Команды мо
гут быть введены в
любое время в течение работы 8251A.
БЛОК СХЕМА 8251A.
ЪДДДДДДДДДДДДї є ЪДДДДДДДДДДДДї
D7-D0 і Буфер і є і Буфер і
<НННННННН>µ шины Ж<ННН>ОНН>µ передачи ГДДД> TxD
і данных і є і (P-S) і
АДДДДДВДДДДДДЩ є АДДВДДДДДДВДДЩ
і є ЪДДБДДДДДДБДДї
ЪДДДДДБДДДДДДї є і Управление ГДДД> TxRDY
RESET ДДД>ґ Логика і ЪДДЧДД>ґ ГДДД> TxE
CLK ДДД>ґ управления Ж<НШН>№ і передачей Г<ДДД -TxC
C/D ДДД>ґ записью/ і і є АДДДДДДДДДДДДЩ
-RD ДДД>O чтения ГДДґ є
-WR ДДД>O і і є ЪДДДДДДДДДДДДї
АДДДДДOДДДДДДЩ і є і Буфер і
-CS ДДДДДДДДД>Щ і М<ННµ приема Г<ДДД RxD
і є і (S-P) і
ЪДДДДДДДДДДДДї і є АДДВДДДДДДВДДЩ
-DSA ДДД>O Г<Дґ є ЪДДБДДДДДДБДДї
-DTA <ДДДO Управление і і є і Управление ГДДД> RxRDY
-CTS ДДД>O модемом Ж<НШН>№ і Г<ДДД -RxC
RTS <ДДДO і АДДЧДД>ґ приемом Г<ДДД SYNDET
АДДДДДДДДДДДДЩ є АДДДДДДДДДДДДЩ
БУФЕР ШИНЫ ДАННЫХ.
Шина данных системного блока связана с 8251A через
буфер шины данных.
Данные передаются или принимаются буфером при выполнении ин
струкции ввода или
вывода от системного блока. Управляющие слова, командные
слова и иформация
состояния также передается через буфер шины данных.
ЛОГИКА УПРАВЛЕНИЯ ЗАПИСЬЮ/ЧТЕНИЕМ.
Логика управления записью/чтением управляет передач
ей информации меж-
ду системным блоком и 8251A. Состоит из контактов обозначенн
ых RESET, CLK, WR,
RD, C/D и CS.
RESET: Вывод RESET присоединен к 4 биту порта B 8255, вып
олняет общий сброс
8251A. Минимальная ширина импульса сброса составляет 6 т
актовых импульсов.
Длительность тактового импульса определяется частотой та
ктового генератора
процессора.
CLK (Clock): Вход импульсов внутреннего тактирования устройс
тва. Никакие внеш-
ние входы или выходы не привязаны к CLK. На вход подается та
ктовый сигнал сис-
темной платы 4,77 мГц.
WR (Write): Вход WR сообщает 8251A,что системный блок записы
вает в него данные
или управляющие слова. Вход является сигналом WR магистрали
системного блока.
RD (Read): Вход RD сообщает 8251A,что обрабатывающее устройс
тво читает из него
данные или информацию состояния. Вход является сигналом RD
магистрали систем-
ного блока.
C/D (Control/Data): Входной сигнал на этом выводе, вместе с
входами WR и RD,
сообщает 8251A, что слово на шине данных является либо си
мвольными данными,
либо управляющим словом, либо иформацией состояния. Этот вхо
д является младшим
битом адреса шины адреса системной платы.
CS (Chip Select): Низкий уровень на этом входе выбирает 8251
A. До тех пор пока
устройство не выбрано не происходит ни чтения, ни записи дан
ных. Вход является
декодируемой на адаптере адресной информации магистрали сист
емного блока.
УПРАВЛЕНИЕ МОДЕМОМ.
8251A имеет следующие входные и выходные управляющи
е сигналы, которые
используются для общения с передающей аппаратурой, выбранной
пользователем.
DSR (Data Set Ready):Входной порт DSR является инвертирующим
однобитным портом
общего назначения. 8251A может проверить его состояние сост
ояние при операции
чтения состояния.
CTS (Clear To Send): Низкий уровень на этом входе позволяе
т 8251A передавать
последовательные данные, если бит разрешения передачи в байт
е команды установ-
лен в 1. Если отключается бит разрешения передачи или возник
ает условие отклю-
чения CTS во время работы передатчика, передатчик будет пр
едавать все данные
из USART, которые были записаны до прихода команды отклю
чения передатчика,
прежде чем отключится.
DTR (Data Terminal Ready): Входной порт DTR является инверт
ирующим однобитным
портом общего назначения. Он может быть установлен низко
е состояние путем
программирования соответствующего бита в командном слове.
RTS (Request to send): Выходной порт RTS является инверт
ирующим однобитным
портом общего назначения. Он может быть установлен в низк
ое состояние путем
программирования соответствующего бита в командном слове.
БУФЕР ПЕРЕДАТЧИКА.
Буфер передатчика получает параллельные данные из б
уфера шины данных,
преобразует их в поток последовательных данных и вставля
ет соответствующие
биты или символы для протокола BSC. На выходе буфера передат
чика присутствует
составной последовательный поток данных по заднему фронту
тактового сигнала
передачи. Передатчик начнет передачу данных,если будет CTS=0
(активный). Линия
передаваемых данных (TxD) будет установлена в состояние марк
ера при воздейст-
вии общего сброса или когда выключено разрешение передачи /C
TS и передатчик
пуст (TxEmpty).
УПРАВЛЕНИЕ ПЕРЕДАЧЕЙ.
Управление передачей управляет всей деятельностью с
вязанной с переда-
чей последовательных данных. Он вырабатывает следующие вн
ешнии и внутреннии
сигналы, для выполнения этой функции:
TxRDY (Transmitter Ready): Выход сигнализирующий системном
у блоку, что пере-
датчик готов получить символ данных. Выходной контакт TxRDY
используется как
запрос на прерывание в системном блоке (уровень 4) и маскир
уется петем выклю-
чения разрешения передачи.TxRDY автоматически сбрасывается п
о переднему фронту
входного сигнала WR, когда символ данных загружается из сист
емного блока.
TxE (Transmitter Empty):Сигнал используется только как вход
регистра состояний.
TxC (Transmit Clock): Тактирование передачи. Управляет скоро
стью передачи сим-
вола. В синхромном режиме скорость в битах в секунду равна ч
астоте TxC. Задний
фронт сигнала TxC сдвигает последовательные данные из 8251A.
Буфер приемника.
Приемник получает последовательные данные,преобразу
ет их в параллель-
ный формат, проверяет на биты или символы, которые зависят о
т метода связи, и
посылает обработанный символ в системный блок. Вход последов
ательных данных
приходит на вывод RxD и тактируется по переднему фронту RxC.
АДАПТЕР СВЯЗИ ДЛЯ УПРАВЛЕНИЯ СИНХРОННОЙ
ПЕРЕДАЧЕЙ ДАННЫХ (SDLC)
Управляющие сигналы, напряжения питания, сигналы д
анных системы адап-
тера связи SDLC передаются через контакты 2-31 краевого печа
тного разъема. Ин-
терфейс модема в виде EIA драйверов и приемников присоеди
нен к стандартному
для RS232C 25-контактному разъему D-типа (вилка).
Адаптер программируется программным обеспечением св
язи для работы в
полудуплексном синхронном режиме. Максимальная скорость п
ередачи составляет
9600 бод, как это вырабатывается модемом или другим присоеди
ненным к адптеру
устройством.
Адаптер SDLC использует контроллер протокола SDLC
Intel 8273 и прог-
раммируемый параллельный интерфейс Intel 8255A-5 для расшире
нного внешнего ин-
терфейса модема. Также имеется программируемый интервальный
таймер Intel 8253
для генерации тактирующих сигналов и сигналов синхронизации.
Для диагностичес-
-148 -
ких целей предусмотрено внутреннее контрольное закольцовыван
ие схемы.
На рисунке представлена блок-схема адаптера связи S
DLC.
.
-149 -
БЛОК-СХЕМА АДАПТЕРА СВЯЗИ SDLC
ДДДДДДДД ДДДДДДДД
| | | данные | |
| | Буфер |<ДДДДДДДДДДДДДДДД>| |ДДДД
|<ДД>| шины | || | ППИ | |
| | данных | || ДДДД>| 8255A-5| |
| | | || || | | |
| |ДДДДДДДД| ДДДДД][ДДД][ДД>| |<- |
| | || || |ДДДДДДДД| | |
системная| | || || ^ | | |
шина | | || || | | | |
| | || || _|ДДДVДД | |
ДДДДДДДД |
| | || || | | | ДДД
>| | |
| | |ДДДД][ДД>| | |
|драйверы| |
| управление | || || | таймер | ДДДДД
Д| и |ДД>|
|<ДДДДДДДДДДДДДДДДДДДД=][ДД=|ДД=>| 8253-5 |
|приемни-| |DCE
| | || || | | ДДДДД
Д|ки EIA |<ДД|
| | ДД][ДДД][ДД>|ДДДДДДДД| |
| | |
| | | || || | ДДД
>|ДДДДДДДД| |
| ДДДДДДДД | | || || ДДДДДДДД | |
^ | |
| | | | | || || |контрол-| | |
_|ДДДVДД
| | логика |ДД | || ДДДД>|лер про-|<- |
| логика |
ДДД\ |декодера| | || |токола |ДДДД
|измене- |
адрес >| адреса |ДДДДД ДДДДДДДД=>| SDLC |<ДДДДДДД
Д|ния сос-|
ДДД/ | | | 8273 |ДДДДДДДД
>|тояния |
| |ДДДДДДДД|ДДДДДДДДДДДДДДДДД>|ДДДДДДДД|
|модема |
|
|ДДДДДДДД|
Модуль управления протоколом SDLC имеет следующие о
сновные черты:
* Автоматическая проверка и генерация последователь
ности контроля
формата;
* Автоматическая вставка и удаление нулевого бита;
* Совместимость с TTL;
* Двойная внутренняя процессорная архитектура,
обеспечивающая
структуру команды уровня формата и управление кан
алом данных с
минимальным вмешательством системного процессора.
Действия контроллера протокола SDLC 8273, будь то п
ередача, прием или
чтение порта разбиваются каждое на три фазы:
* команда - от процессора принимаются команды и/и
ли параметры для
требуемых операций;
* обработка - выполнение команды, управление переда
чей данных и воз-
можно передача данных в/из памяти с
использованием
ПДП, освобождая, таким образом, проце
ссор за исключе-
нием минимальных прерываний;
* результат - возврат выходных данных команды путем
выработки преры-
вания по результату.
Поддержка фаз работы контроллера выполняется через
внутренние регист-
ры и управляющие блоки контроллера 8273.
7 СТРУКТУРА КОНТРОЛЛЕРА ПРОТОКОЛА 8273 9
Модуль 8273 состоит из двух основных интерфейсов:
интерфейс процессо-
ра и интерфейс модема. Блок схема модуля контроллера протоко
ла 8273 приведена
ниже.
.
-150 -
БЛОК-СХЕМА УПРАВЛЕНИЯ ПРОТОКОЛОМ SDLC 8273
регистры
ДДДДДДДДДДДДДДДДДДДД= | |
| TxI/R | команда | | |
ГДДДДДДДЕДДДДДДДДДДДґ | |
| RxI/R | параметр | | |
ГДДДДДДДЕДДДДДДДДДДД|<ДДДДДДДДДДДДДД>| | ДДДДДДДДДДДД
| Сброс | состояние | | | |
|ДДДДДД> TxD
ДДДДДДДДЕДДДДДДДДДДДґ | |<ДДДД>ґ логика
|
| результат | | | | передатчика
O<ДДДДДД -TxC
ДДДДДДДДДДДД= | | |
|
| | ДДДДД/\ДДДДД
Д
ДДДДДДДДДДД | | /||\
| | | | ||
DB0-DB7 | буфер | | | \||/
<ДДДДДДДД>| шины |<ДД>| | ДДДДД\/ДДДДД
Д
| данных | | | |
|ДДДДДД> -DPLL
| | | | |
O<ДДДДДД -32*CLK
ДДДДДДДДДДД | | |
|ДДДДДД> -RTS
| | |
|
TxDRQ <ДДДДДДДДДДДДДДДДД | | | логика
|ДДДДДД> -PB1-4
-TxDACK ДДДДДДДДДДДДДДДД | | |<ДДДД>| управления
|
RxDRQ <ДДДДДДДДДДДДД | | | | |
O<ДДДДДД -CTS
RxDACK ДДДДДДДДДДДД | | | | | |
O<ДДДДДД -CD
| | | | | | |
|
V | V | | | |
|<ДДДДДД -PA2-4
-OДДДOДДДДД | | |
|
TxINT <ДДДДДДДДД| логика | | | ДДДДДДДДДДДД
RxINT <ДДДДДДДДД|управления/| | | ||
-RD ДДДДДДДДД>O чтения/ | | | \||/
-WR ДДДДДДДДД>O записи/ | | | ДДДДД\/ДДДДД
A0 ДДДДДДДДД>| ПДП | | | |
|<ДДДДДД RxD
A1 ДДДДДДДДД>| | | |<ДДДД>| логика
|
RESET ДДДДДДДДД>| | | | | приемника
O<ДДДДДД -RxC
ДДДOДДДДДДД | | |
|
| | | | ДДДДДДДДДДДД
-CS ДДДДДДДДДДДДДД | | | |
CLK ДДДДДДДДДДДДДДДДДД | | |
/| | ДДДДД
ДДДДДДДД> -FLAG DET
внутренняя шина / | |
данных / | |
ДДДДДДДДДДДДДДДДДД/ | |
| |
интерфейс процессора | | интерфейс моде
ма
7 Интерфейс процессора9
Интерфейс процессора состоит из четырех основных бл
оков: логики управ-
ления/чтения/записи, внутренних регистров, логики передачи д
анных и буфера ши-
ны данных.
ЛОГИКА УПРАВЛЕНИЯ ЧТЕНИЕМ/ЗАПИСЬЮ
Логика управления/чтения/записи используется процес
сором для передачи
команд в 8273. После получения и обработки команды 8273 возв
ращает результат,
используя логику управления/чтения/записи. Логика поддержив
ается семью регист-
рами, которые адресуются с использованием A0,A1,RD,WR, в доп
олнение к CS. A0 и
A1 - это два младших бита адресного байта адаптера. RD и WR
- это сигналы чте-
ния и записи процессора, имеющиеся на шине управления систем
ы. CS - это выбор
кристалла, который также декодируется адресной логикой адапт
ера. В приведенной
ниже таблице перечислены адреса всех регистров, которые исп
ользуются логикой
управления/чтения/записи.
.
-151 -
ВЫБОР РЕГИСТРОВ КОНТРОЛЛЕРА ПРОТОКОЛА SDLC 827
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДД
і входы адреса і входы управления і регистр
і
ГДДДДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і A0 і A1 і CS і WR і RD і
і
ГДДДДДДЕДДДДДДДЕДДДДДЕДДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і 0 і 0 і 0 і 0 і 1 і команды
і
ГДДДДДДЕДДДДДДДЕДДДДДЕДДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і 0 і 0 і 0 і 1 і 0 і состояния
і
ГДДДДДДЕДДДДДДДЕДДДДДЕДДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і 0 і 1 і 0 і 0 і 1 і параметров
і
ГДДДДДДЕДДДДДДДЕДДДДДЕДДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і 0 і 1 і 0 і 1 і 0 і результата
і
ГДДДДДДЕДДДДДДДЕДДДДДЕДДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і 1 і 0 і 0 і 0 і 1 і сброса
і
ГДДДДДДЕДДДДДДДЕДДДДДЕДДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і 1 і 0 і 0 і 1 і 0 і TxI/R
і
ГДДДДДДЕДДДДДДДЕДДДДДЕДДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і 1 і 1 і 0 і 0 і 1 і не используется
і
ГДДДДДДЕДДДДДДДЕДДДДДЕДДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДД
ДДДДДДДґ
і 1 і 1 і 0 і 1 і 0 і RxI/R
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДД
РЕГИСТРЫ УПРАВЛЕНИЯ/ЧТЕНИЯ/ЗАПИСИ 8273
* Команды Операции инициализируются путем запис
и соответствующего
командного байта в этот регистр ;
* Состояния Этот регистр обеспечивает хранение
общего состояния
8273. Регистр состояния обеспечивает
необходимую инфор-
мацию при взаимодействии процессора и
адаптера в тече-
ние различных фаз работы 8273;
* Параметров В этот регистр записывается дополнит
ельная информация,
которая необходима для обработки кома
нды. Некоторые ко-
манды требуют более одного параметра;
* Результата Команда, которая непосредственно выпол
няется, вырабатыва-
(непосредст- ет байт результата в этом регистре
, который читается
венного) процессором.
* TxI/R (регистр прерывания результата перед
атчика) Через этот
регистр передается процессору результ
ат операции переда-
чи. Этот результат генерирует проц
ессору прерывание,
когда он становится доступным;
* RxI/R (регистр прерывания результата приемни
ка) Из этого ре-
гистра передается процессору результа
т операций приема.
Этот результат генерирует прерывание
процессору, когда
он становится доступным.
* Сброса Этот регистр обеспечивает функцию п
рограммного сброса
8273.
Другими элементами логики управления/чтения/записи
являются линии пре-
рываний(RxINT и TxINT). Приоритеты прерываний перечислены в
пункте "информация
по прерываниям" данного раздела. Эти линии сигнализируют про
цессору, что либо
передатчик, либо приемник требует обслуживания( из соответ
ствующего регистра
должен быть прочитан результат) или требуется передача данны
х. Состояние каж-
дой линии прерывания также отражается битом регистра состоя
ния, поэтому стано-
вится возможной также и работа не по прерываниям, если прогр
аммное обеспечение
связи будет периодически проверять этот бит.
ИНТЕРФЕЙСЫ ДАННЫХ
8273 поддерживает два независимых интерфейса данных
через логику пере-
дачи: принимаемые данные и передаваемые данные. Эти интерфей
сы программируются
для передачи данных либо в режиме ПДП, либо не в режиме ПДП
. В зависимости от
задачи и времени отклика на прерывание процессора для ско
ростей ниже 9600
бит/сек может потребоваться, а может и нет, передача данных
в режиме ПДП. Для
управления адресацией и синхронизации передачи данных в режи
ме ПДП использует-
ся контроллер ПДП процессора. 8273 обрабатывает запросы на
ПДП и действитель-
-152 -
ный счет длин блоков данных. для передачи и приема данных ис
пользуется уровень
1 ПДП. Двойная поддержка ПДП не обеспечивается.
ЭЛЕМЕНТЫ ИНТЕРФЕЙСА ПЕРЕДАЧИ ДАННЫХ
TxDRQ/RxDRQ Эта линия передает запрос на ПДП в
/из памяти и выс-
тавляется 8273;
TxDACK/RxDACK Эта линия указывает 8273, что запр
ос был воспринят
и предоставляется доступ к области
данных. Эта ли-
ния возвращается контроллером ПДП(
DACK1 шины управ-
ления системной магистрали присоед
инен к
TxDACK/RxDACK на 8273;
RD(Read) Эта линия показывает, что данные д
олжны быть прочи-
таны из 8273 и помещены в память.
Она управляется
контроллером ПДП процессора.
WR(Write) Эта линия показывает, что данные д
олжны быть запи-
саны из памяти в 8273, и управляет
ся контроллером
ПДП процессора.
Для запроса передачи в режиме ПДП 8273 устанавли
вает линию запроса
ПДП. Как только контроллер ПДП получает управление системной
магистралью, он
указывает 8273, что DRQ воспринят, возвращая сигнал DACK и
WR или RD, для опе-
рации приема или передачи, соответственно. Сигналы DACK и WR
или RD передают
данные между 8273 и памятью, независимо от вывода CS 8273.
Этот жесткий выбор
данных в передатчик или из приемника исключает необходимость
того, чтобы ре-
гистры приема и передачи нормально адресовались комбинацией
адресных линий, CS
и WR или RD.
ИНТЕРФЕЙС МОДЕМА
Интерфейс модема 8273 состоит из 2-ч основных блоко
в: блока управле-
ния модемом и блока синхронизации последовательных данных.
БЛОК УПРАВЛЕНИЯ МОДЕМОМ
Блок управления модемом обеспечивает и общепринятые
, и определяемые
пользователем функции управления модемом. Для преобразов
ания уровней TTL в
уровни EIA используются инвертирующие EIA формирователи и пр
иемники.
Порт A - это входной порт управления модемом. Биты
PA0 и PA1 имеют об-
щепринятые функции.
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Порт A 8273 (входной порт управления модемом)
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит PA 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДДД> PA0 Clear to Send
і
і і і і і і і ДДДДДДДД> PA1 Carrier Detect
і
і і і і і і ДДДДДДДДДД> PA2 Data Set Ready
і
і і і і і ДДДДДДДДДДДД> PA3 изменение CTS
і
і і і і ДДДДДДДДДДДДДД> PA4 изменение DSR
і
і ДДДДДДДДДДДДДДДДДДДД> не используются
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
Бит PA0 - Этот бит отражает логическое состояние вывода Cle
ar to Send(CTS).
8273 ждет, пока CTS не станет активным, прежде ч
ем начать передачу
фрагмента данных. Если во время передачи CTS стано
вится неактивным,
то фрагмент абортируется и вырабатывается прерывани
е процессору. Ошиб-
ка CTS будет указываться в соответствующем регистре
результата-преры-
вания.
Бит PA1 - Этот бит отражает логическое состояние вывода Ca
rrier Detect(CD).
Для восприятия поля адреса фрагмента CD должен быть
неактивным в тече-
ние определенного времени. Если во время передачи
фрагмента происхо-
дит потеря CD(т.е. он становится неактивным), то вы
рабатывается преры-
вание процессора с результатом ошибки CD.
Бит PA2 - Этот бит служит битом состояния готовности набора
данных(DSR).
Бит PA3 - Этот бит является битом сообщения об изменении со
стояния CTS.
Бит PA4 - Этот бит является битом сообщения об изменении со
стояния DSR.
Биты PA5-PA7 - Эти биты не используются и при команде чтения
порта A все они
-153 -
читаются как единицы.
Порт B - это выходной порт управления модемом. Биты
PB0 и PB5 имеют
общепринятую функцию.
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Порт B 8273 (выходной порт управления модемом)
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит PA 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДДД> PB0 Request to Send
і
і і і і і і і ДДДДДДДД> PB1 зарезервировано
і
і і і і і і ДДДДДДДДДД> PB2 Data Terminal Ready
і
і і і і і ДДДДДДДДДДДД> PB3 зарезервировано
і
і і і і ДДДДДДДДДДДДДД> PB4 зарезервировано
і
і і і ДДДДДДДДДДДДДДДД> PB5 Flag Detect
і
і ДДДДДДДДДДДДДДДДДДДД> не используются
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
Бит PB0 - Этот бит представляет логическое состояние запрос
а на передачу(RTS).
Эта функция автоматически обрабатывается 8273.
Бит PB1 - зарезервирован
Бит PB2 - Используется для готовности вывода данных.
Бит PB3 - зарезервировано
Бит PB4 - зарезервировано
Бит PB5 - Этот бит отражает состояние вывода определения фл
ага. Этот вывод ак-
тивизируется, как только активный приемник встретит
флаговый символ.
Бит PB6 - не используется
Бит PB7 - не используется
БЛОК СИНХРОНИЗАЦИИ ПОСЛЕДОВАТЕЛЬНЫХ ДАННЫХ
Блок синхронизации последовательных данных состоит
из двух частей: ло-
гики последовательных данных и петли цифрового закольцовыван
ия(DPLL).
Элементами части логики последовательных данных явл
яются вывод данных
TxD( выход последовательных данных), RxD(вход последователь
ных данных) и соот-
ветствующие тактовые сигналы. Передний фронт TxC генерирует
новые передаваемые
данные, а задний фронт RxC используется для захвата принимае
мых данных. На при-
веденном ниже рисунке показана синхронизация этих сигналов.
СИНХРОНИЗАЦИЯ ПРИЕМА?ПЕРЕДАЧИ КОНТРОЛЛЕРА ПРОТОКОЛА S
DLC 8273
ДДД ДДДДДДДДДДДД ДДДДДДДДДДД ДДД
ДДДДДДДДДДД
TxC \ ДД / \ ДД /
\
\ДДіДДДДДДД/ \ДДґДДДДДДДД/
\ДД
ДДДДДДДДДДДДД ДДVДДДДДДДДДДДДДДДДДДДД ДДVДДДДДДДДДДДДД
ДДДДДДДДДДДД _
TxD \/ \/
\/
ДДДДДДДДДДДДД/\ДДДДДДДДДДДДДДДДДДДДДДД/\ДДДДДДДДДДДДДДДД
ДДДДДДДДДДДД/\_
ДДД ДДДДДДДДДДДДД ДДДДДДДДДДД ДДД
ДДДДДДДДДДД
RxC \ /ДД \ /ДД
\
\ДДДДДДДДДД/ | \ДДДДДДДДДДД/ |
\ДД
ДДДДДДДДДДДДДД ДДДДДДДДДДДДДДVДДДДДДДД ДДДДДДДДДДДДДДДV
ДДДДДДДДДДДД ДД
RxD \/ \/
\/
ДДДДДДДДДДДДДД/\ДДДДДДДДДДДДДДДДДДДДДДД/\ДДДДДДДДДДДДДДДД
ДДДДДДДДДДДД/\ДД
Петля DPLL, предоставляемая модулем контроллера 827
3 используется зах-
вата закольцованных данных в надлежащей синхронизации в те
чение операций про-
верки, выполняемых при диагностике.
.
-154 -
7 ПРОГРАММИРУЕМЫЙ ПЕРИФЕРИЙНЫЙ ИНТЕРФЕЙС 8255A-5
8255A-5 содержит три восьмибитных порта. Описание
каждого бита этих
портов приведено ниже.
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Порт A 8255A-5 *
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДДД> 0 - Ring Indicator от инте
рфейса включен і
і і і і і і і ДДДДДДДД> 0 - Data Carrier Detect Д
ДДДД " ДДДДД і
і і і і і і ДДДДДДДДДД> Колебания - есть тактирова
ние передатчика і
і і і і і ДДДДДДДДДДДД> 0 - Clear to Send от интер
фейса включен і
і і і і ДДДДДДДДДДДДДД> Колебания - есть тактирова
ние приемника і
і і і ДДДДДДДДДДДДДДДД> 1 - изменено состояние мод
ема і
і і ДДДДДДДДДДДДДДДДДД> 1 - выход таймера 2 активе
н і
і ДДДДДДДДДДДДДДДДДДДД> 1 - выход таймера 1 активе
н і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і * Порт A определен как входной порт
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Порт B 8255A-5 *
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДДД> 0 - включение сигнала выбо
ра скорости дан- і
і і і і і і і і ных на интерфейсе моде
ма і
і і і і і і і ДДДДДДДД> 0 - включение выбора устан
ова на интерфейсеі
і і і і і і і модема
і
і і і і і і ДДДДДДДДДД> 0 - включение проверки(тес
та) і
і і і і і ДДДДДДДДДДДД> 1 - сброс логики изменения
состояния модемаі
і і і і ДДДДДДДДДДДДДД> 1 - сброс 8273
і
і і і ДДДДДДДДДДДДДДДД> 1 - отключение таймера 2
і
і і ДДДДДДДДДДДДДДДДДД> 1 - отключение таймера 1
і
і ДДДДДДДДДДДДДДДДДДДД> 1 - разрешение прерывания
уровня 4 і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і * порт B определен как выходной порт
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Порт C 8255A-5 *
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДД> 1 - отключение внутренней с
инхронизации(Out)і
і і і і і і і ДДДДДДД> 1 - отключение внешней синх
ронизации(Out) і
і і і і і і ДДДДДДДДД> 1 - электронное закольцовыв
ание(Out) і
і і і і і ДДДДДДДДДДД> 0 - отключение прерываний 3
и 4(Out) і
і і і і ДДДДДДДДДДДДД> колебания - принимаемые дан
ные)(In) і
і і і ДДДДДДДДДДДДДДД> колебания - выход таймера 0
(In) і
і і ДДДДДДДДДДДДДДДДД> 0 - индикация активности пр
оверки(In) і
і ДДДДДДДДДДДДДДДДДДД> не используются
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і * Порт C определяется для функций внутреннего контроля и о
тключения. Он і
іимеет три входных и четыре выходных бита. Четыре выходных б
ита определяются і
іпри инициализации, но используются только три.
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
7 ПРОГРАММИРУЕМЫЙ ИНТЕРВАЛЬНЫЙ ТАЙМЕР 8253-59
8253-5 управляется тактовым сигналом процессора, де
леным на два. Он
имеет следующие выходы:
Таймер 0 - Программируется для генерации прямоуголь
ного импульса, ис-
пользуемого как вход таймера 2. Также пр
исоединен к биту 5
порта C 8255A-5.
Таймер 1 - Присоединен к биту 7 порта A 8255 и уров
ню прерывания 4.
-155 -
Таймер 2 - Присоединен к биту 6 порта A 8255 и уров
ню прерывания 4.
7 РАССМОТРЕНИЕ ПРОГРАММИРОВАНИЯ9
Программные аспекты 8273 включает и передачу команд
от процессора в
8273, и возврат результата этих команд от 8273 в процессор.
Благодаря внутрен-
ней процессорной архитектуре 8273, эта связь системного блок
а с 8273 практичес-
ки представляется в форме внутрипроцессорной связи и должн
а быть рассмотрена
при программировании адаптера связи SDLC. Протокол этой межп
роцессорной комму-
никации внедряется с использованием "рукопожатий" через
регистр состояния
8273. Определение битов этого регистра приведено ниже:
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Формат регистра состояния 8273
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДД> TxIRA 1 - результат TxINT д
оступен і
і і і і і і і ДДДДДДД> RxIRA 1 - результат RxINT д
оступен і
і і і і і і ДДДДДДДДД> TxINT 1 - прерывание переда
тчика і
і і і і і ДДДДДДДДДДД> RxINT 1 - прерывание приемн
ика і
і і і і ДДДДДДДДДДДДД> CRBF 1 - буфер результата
команды полон і
і і і ДДДДДДДДДДДДДДД> CPBF 1 - буфер параметров
команды полон і
і і ДДДДДДДДДДДДДДДДД> CBF 1 - буфер команды пол
он і
і ДДДДДДДДДДДДДДДДДДД> CBSY 1 - занят командой
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
Бит 0 - Этот бит является битом доступности результата пр
ерывания передатчи-
ка(TxIRA). Этот бит устанавливается, когда 8273 по
мещает байт резуль-
тата прерывания в регистр TxI/R, а сбрасывается, ко
гда процессор чита-
ет указанный регистр.
Бит 1 - Этот бит является битом доступности результата пр
ерывания приемника
(RXIRA). Он является соответствующим битом доступно
сти результата для
приемника. Он устанавливается, когда 8273 помещает
байт результата
прерывания в регистр RxI/R, и сбрасывается, когд
а процессор читает
этот регистр.
Бит 2 - Это бит прерывания передатчика(TxINT), который о
тражает состояние
вывода TxINT. Этот сигнал устанавливается, когда пе
редатчик нуждается
в обслуживании, и сбрасывается, когда процессор чи
тает результат или
выполняет передачу данных.
Бит 3 - Этот бит является битом прерывания приемника(RxIN
T) и идентичен би-
ту TxINT, за исключением того, что указанные действ
ия базируются на
источниках прерывания от приемника.
Бит 4 - Этот бит является битом заполнения буфера результ
ата команды(CRBF).
Он устанавливается, когда 8273 помещает результат
команды непосредст-
венного типа в регистр результата, и сбрасывается,
когда процессор чи-
тает результат или выполняет передачу данных.
Бит 5 - Этот бит является битом заполнения буфера парамет
ров команды(CPBF)
и указывает, что регистр параметров команды содержи
т параметры. Он ус-
танавливается, когда процессор помещает параметры в
регистр парамет-
ров, и сбрасывается, когда 8273 воспринимает параме
тры.
Бит 6 - Этот бит является битом заполнения буфера команд
ы(CBF) и , если ус-
тановлен, указывает что в регистре команды присутст
вует байт. Обычно
этот бит не используется.
Бит 7 - Этот бит является битом занятости командой(CBSY)
и указывает, что
8273 находится в фазе команды. Он устанавливается,
когда процессор за-
писывает команду в регистр команд, начиная фазу ком
анды. Он сбрасыва-
ется, когда в регистр параметров помещен последний
параметр и воспри-
нят 8273, завершая фазу команды.
7 Инициализация адаптера9
7 (типовая последовательность)9
Перед инициализацией контроллера протокола 8273, до
лжны быть инициали-
зированы устройства поддержки на карте для работы в надлежащ
ем режиме. Конфигу-
рация программируемого периферийного порта 8255A-5 обеспечив
ается путем выбора
адреса установки режима 8255(см. далее таблицу "Адреса устр
ойств адаптера свя-
-156 -
зи SDLC") и записи соответствующего управляющего слова в ус
тройство(98H) для
установки портов A,B и C в режимы, описанные в данном раздел
е.
После этого в порт C выводится образец бит, который
запрещает прерыва-
ния, включает режим закольцовывания и отключает выводы в
нешнего тактирова-
ния(адрес 382H, данные 0D). Теперь адаптер изолирован от инт
ерфейса связи.
Используя бит 4 порта B, линия сброса 8273 перевод
ится в высокое сос-
тояние, удерживается в нем, а затем сбрасывается. Это сбрасы
вает внутренние ре-
гистры 8273.
Теперь величины счета счетчиков 1 и 2 таймера 8253
устанавливаются та-
кими, чтобы обеспечить желательное время задержки генерации
прерывания уровня
4. Это прерываниеможет быть использовано для сообщения про
граммному обеспече-
нию связи о том, что прошел установленный период времени, а
прерывания резуль-
тата( уровень 3) не произошло. Значения этих счетчиков уст
анавливаются любы-
ми желательными программисту. Счетчик 0 также устанавливае
тся на то же значе-
ние времени в режиме 3(выработка прямоугольного импульса) дл
я управления вхо-
дом счетчика 2.
Для установки режимов счетчиков выбирается адрес р
егистра режима сче-
та 8253(см. "Адреса устройств адаптера связ SDLC)) и в устро
йство записывается
отдельное слово управления для каждого счетчика. Формат слов
а управления и наз-
начение битов для 8253 показано ниже. Отметим, что два ста
рших значащих бита
слова управления выбирают каждый отдельный счетчик, и режим
каждого счетчика
задается раздельно.
После того, как поддерживающие устройства были иниц
иализированы в над-
лежащие режимы, и был сброшен 8273, контроллер протокола
8273 готов к тому,
чтобы быть сконфигурированным для режима работы. Что определ
яет ситуацию свя-
зи, в которой он будет использоваться.
.
-157 -
СЛОВО УПРАВЛЕНИЯ ПРОГРАММИРУЕМОГО ИНТЕРВАЛЬНОГО ТАЙМЕР
А 8253-5
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і формат слова управления
і
і D7 D6 D5 D4 D3 D2 D1 D0
і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД=
і
і і SC1 і SC0 і RL1 і RL0 і M2 і M1 і M0 і BCD і
і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД=
і
і
і
і определения управления:
і
і
і
і SC - выбор счетчика
і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДД= і
і і SC1 і SC0 і
і і
і ГДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДґ і
і і 0 і 0 і выбрать счетчик 0
і і
і і 0 і 1 і выбрать счетчик 1
і і
і і 1 і 0 і выбрать счетчик 2
і і
і і 1 і 1 і запрещенная комбинация
і і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДД= і
і
і
і RL - читать/загрузить
і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДД= і
і і RL1 і RL0 і
і і
і ГДДДДДЕДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДґ і
і і 0 і 0 і операция защелкивания счетчика
і і
і і 0 і 1 і читать/загрузить старший байт(MSB)
і і
і і 1 і 0 і читать/загрузить младший байт(LSB)
і і
і і 1 і 1 і читать/загрузить сперва младший значащий
бит, а потом і і
і і і і старший значащий бит
і і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДД= і
і
і
і M - режим
і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДД= і
і і M2 і M1 і M0 і
і і
і ГДДДДЕДДДДЕДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДґ і
і і 0 і 0 і 0 і режим 0
і і
і і 0 і 0 і 1 і режим 1
і і
і і x і 1 і 0 і режим 2
і і
і і x і 1 і 1 і режим 3
і і
і і 1 і 0 і 0 і режим 4
і і
і і 1 і 0 і 1 і режим 5
і і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДД= і
і
і
і BCD:
і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДД= і
і і 0 і двоичный 16-битный счетчик
і і
і ГДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДґ і
і і 1 і двоично-кодированный десятичный (BCD) счетчик(4 де
кады) і і
і ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДД= і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
7 Команды инициализации/конфигурации9
Команды инициализации/конфигурации манипулируют со
внутренними регист-
рами 8273, которые определяют режимы работы. После сброс
а кристалла 8273
по-умолчанию устанавливает все единицы в регистрах режимов
. Команды инициали-
зации/конфигурации сбрасывают или устанавливают определенные
биты в регистрах,
в зависимости от типа команды. Для каждой команды требуется
один параметр. Па-
раметр представляет собой в действительности побитовый образ
ец(маску), исполь-
зуемый командами сброса или установки для манипуляции битами
регистров.
Команды установки выполняют операцию логического
ИЛИ параметров(мас-
ки) и внутреннего регистра. Эта маска содержит единицы в те
х битах, которые
должны быть установлены. Нулевой бит маски оставляет соответ
ствующий бит регис-
тра без изменения.
Команды сброса выполняют операцию логического И п
араметров(маски) и
внутреннего регистра. Маска 0 сбрасывает бит регистра, а мас
ка 1 оставляет его
-158 -
без изменения.
Ниже описано действие каждого бита регистра режима
работы, регистра после-
довательного ввода/вывода, регистра однобитной задержки и ре
гистра режима пере-
дачи данных.
РЕГИСТР РЕЖИМА РАБОТЫ
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Формат регистра режима работы 8273
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДД> 1 - режим потока флагов
і
і і і і і і і ДДДДДДД> 1 - два предварительных сим
вола синхронизац.і
і і і і і і ДДДДДДДДД> 1 - режим буферизации
і
і і і і і ДДДДДДДДДДД> 1 - разрешение раннего прер
ывания Tx і
і і і і ДДДДДДДДДДДДД> 1 - разрешение прерывания E
OP і
і і і ДДДДДДДДДДДДДДД> 1 - прекращение прерывания
HDLC і
і і ДДДДДДДДДДДДДДДДД> не используется
і
і ДДДДДДДДДДДДДДДДДДД> не используется
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
Бит 0 Если бит 0 установлен в 1, то непосредственно посыл
аются флаги, если
передатчик был в состоянии покоя в момент установ
ки бита. Если была
активной команда передачи или прозрачной передачи,
то флаги непосредс-
твенно посылаются после завершения передачи. Этот р
ежим игнорируется,
если активно закольцовывание передатчика, или регис
тр режима однобит-
ной задержки установлен на однобитную задержку. Есл
и бит 0 сбрасывает-
ся(в 0), то передатчик посылает символы покоя по ок
нчании следующего
символа, если он был свободен, либо по завершении п
ередачи, если пере-
датчик был активен в момент сброса бита 0.
Бит 1 Если бит 1 установлен в 1, то 8273 посылает перед п
ервым флагом блока
два символа. Эти символы - 00H, если установлен NRZ
I, или 55H, если
NRZI сброшен.( Для формата режима кодирования NRZI
см. "Регистр режи-
ма последовательного ввода/вывода).
Бит 2 Если бит 2 установлен в 1, то 8273 буферизует два
первых байта полу-
ченного блока(эти байты не передаются в память). Сб
рос этого бита(0)
приводит к тому, что эти биты будут передаваться в
и из памяти. Этот
бит указывает 8273, когда генерировать прерывание
завершения блока.
Бит 3 Если бит 3 установлен, то генерируется раннее пре
рывание, когда пос-
ледний символ данных был передан в 8273. Если проце
ссор реагирует на
раннее прерывание другой командой передачи до того
, как послан конеч-
ный флаг, топрерывание конечного флага не будет сге
нерировано и новый
блок начнется по завершении текущего блока. Таким
образом, блоки мо-
гут быть посланы, разделенные одним флагом. Условие
сброса приводит к
тому, что прерывание генерируется только за конечны
м флагом.
Бит 4 Это функция режима прерывания EOP системы, и она не
используется адап-
тером связи SDLC. Этот бит должен всегда находиться
в сброшенном сос-
тоянии.
Бит 5 Этот бит всегда сброшен при работе SDLC, что зас
тавляет контроллер
8273 воспринимать восемь единиц(011111111), как сим
вол прекращения.
.
-159 -
РЕГИСТР РЕЖИМА ПОСЛЕДОВАТЕЛЬНОГО ВВОДА/ВЫВОДА
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Формат регистра режима последовательного ввода/вывода 8273
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДД> 1 - режим NRZI
і
і і і і і і і ДДДДДДД> 1 - зацикливание синхрониза
ции і
і і і і і і ДДДДДДДДД> 1 - зацикливание данных
і
і і і і і ДДДДДДДДДДД> не используется
і
і і і і ДДДДДДДДДДДДД> не используется
і
і і і ДДДДДДДДДДДДДДД> не используется
і
і і ДДДДДДДДДДДДДДДДД> не используется
і
і ДДДДДДДДДДДДДДДДДДД> не используется
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
Бит 0 При установке в 1 этот бит определяет кодирован
ие и декодирование
NRZI. Сброс этого бита определяет, что передаваемые
и принимаемые дан-
ные будут обрабатываться, как нормальный поток данн
ых с положительной
логикой.
Бит 1 Когда бит установлен в 1, тактовый сигнал передатч
ика внутренне подк-
лючается к схемам тактирования приема. Это обычно и
спользуется вместе
с битом закольцовывания(бит 2). Условие сброса уста
навливает синхрони-
зацию приемника и передатчика от соответствующих вх
одных выводов 8273.
Бит 2 Когда установлен бит 2, передаваемые данные внутрен
не закольцовывают-
ся на схему приема данных. Условие сброса устанав
ливает прохождение
входных и выходных данных к соответствующим выводам
8273.
РЕГИСТР РЕЖИМА ПЕРЕДАЧИ ДАННЫХ
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Формат регистра режима передачи данных 8273
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і і і і і і і ДДДДД> 1 - передача данных по прер
ыванию і
і ДДДДДДДДДДДДДДДДДДД> не используется
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
Когда установлен регистр режима передачи данных, ко
нтроллер протокола
8273 будет вырабатывать прерывание, когда для перед
ачи требуется байт
данных или принят байт данных. Если возникает преры
вание приема или
передачи, а регистр состояния показывает, что резул
ьтат прерывания пе-
редачи или приема отсутствует, то прерывания являет
ся запросом приема
или передачи, соответственно. Сброс этого регистр
а приводит к тому,
что запросы ПДП формируются без прерывания процессо
ра.
РЕГИСТР РЕЖИМА ОДНОБИТНОЙ ЗАДЕРЖКИ
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і Формат регистра режима однобитной задержки 8273
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Бит 7 6 5 4 3 2 1 0
і
і і і і і і і і і
і
і і ДДДДДДДДДДДДДДДДД> не используется
і
і ДДДДДДДДДДДДДДДДДДД> 1 - разрешение однобитной з
адержки і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
Когда установлена однобитная задержка, 8273 перенап
равляет поток при-
нимаемых данных с однобитной задержкой. Сброс это
го бита прекращает
режим однобитной задержки.
В приведенной ниже таблице объединены все команды с
броса и установки,
связанные с регистрами режима 8273. Маска сброса или устан
овки, используемая
-160 -
для определения отдельных битов, обрабатывается как один пар
аметр. После выпол-
нения такой команды результат отсутствует, и прерывание не г
енерируется.
КОМАНДЫ РЕГИСТРА РЕЖИМА КОНТРОЛЛЕРА ПРОТОКОЛА 82
73
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і регистр і команда і 16-
й код і параметр і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДЕДДДД
ДДДДДДЕДДДДДДДДДДґ
ірежим однобитной задержки і установ і
A4 і маска і
і і сброс і
64 і маска і
ірежим передачи данных і установ і
97 і маска і
і і сброс і
57 і маска і
ірежим работы і установ і
91 і маска і
і і сброс і
51 і маска і
ірежим последовательного вв/выв і установ і
A0 і маска і
і і сброс і
60 і маска і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
7 Фаза команды9
Хотя 8273 является полнодуплексным устройством, в н
ей существует толь-
ко один регистр команды. Таким образом, командный регистр мо
жет быть использо-
ван только для одной командной последовательности в каждый м
омент времени, поэ-
тому передатчик и приемник никогда не смогут одновременно на
ходиться на фазе
команды.
Системное программное обеспечение начинает фазу ко
манды выбором адре-
са регистра команд 8273 и записью в него байта команды. В сл
едующей таблице пе-
речислены команды и параметры для контроллера протокола 82
73. Если для того,
чтобы 8273 смогла начать выполнение команды, потребуется доп
олнительная инфор-
мация, системное программное обеспечение должно записать э
ту информацию в ре-
гистр параметров.
.
-161 -
КОМАНДЫ КОНТРОЛЛЕРА ПРОТОКОЛА 8273
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і описание команды ікомандаіпараметрірезультаті
порт іпрерываниеі
і і(16-я) і і і
рез-таізавершенияі
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іУстановить однобитную задержку і A4 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іСбросить однобитную задержку і 64 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іУстановить режим передачи данн.і 97 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іСбросить режим передачи данных і 57 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іУстановить оперативный режим і 91 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іСбросить оперативный режим і 51 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іУстановить режим послед. вв/выві A0 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іСбросить режим посл. вв/выв і 60 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іОбщий прием і C0 і 80, 81 іRIC, R0, і
RXI/Rі да і
і і і іR1, A, C і
і і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іСелективный прием і C1 і 80, 81 іRIC, R0, і
RXI/Rі да і
і і і A1, A2 іR1, A, C і
і і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іЗапрещение приема і C5 і нет і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іПередача блока і C8 і L0, L1 і TIC і
TXI/Rі да і
і і і A, C і і
і і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іПередача заполнителя і C9 і L0, L1 і TIC і
TXI/Rі да і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іПрекращение передачи блока і CC і нет і TIC і
TXI/Rі да і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іПрекращение передачи і CD і нет і TIC і
TXI/Rі да і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іЧитать порт A і 22 і нет івеличина і
рез- і нет і
і і і і порта і
тат і і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іЧитать порт B і 23 і нет івеличина і
рез- і нет і
і і і і порта і
тат і і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іУстановить бит порта B і A3 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДЕДДДДДДДДЕДДДДДДДДДЕ
ДДДДДДЕДДДДДДДДДДґ
іСбросить бит порта B і 63 і маска і нет і
- і нет і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
іКлючевые слова обобщения команд 8273:
і
і B0 - младший значащий бит длины буфера приемника
і
і B1 - старший значащий бит длины буфера приемника
і
і L0 - младший значащий бит длины блока передатчика
і
і L1 - старший значащий бит длины блока передатчика
і
і A1 - поле 1 адреса блока приема
і
і A2 - поле 2 адреса блока приема
і
і A - поле адреса полученного блока; если задан режим
без буферизации, і
і то этот результат не предусматривается
і
і C - поле управления принятого блока;если задан режим
без буферизации,і
і то этот результат не предусматривается
і
і RXI/R - регистр результата прерывания приемника
і
і TXI/R - регистр результата прерывания передатчика
і
і R0 - младший значащий бит длины полученного блока
і
і R1 - старший значащий бит длины полученного блока
і
і RIC - код результата прерывания приемника
і
і TIC - код результата прерывания передатчика
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
.
-162 -
Алгоритм фазы команды показан ниже. Обмен при пере
даче команды и бай-
тов параметров сопровождается битами CBSY и CPBF регистра с
остояния. Команда
не может быть записана, если 8273 занят(CBSY=1). Первая кома
нда будет переписа-
на, если при CBSY=1 записывается другая команда. Алгоритм та
кже показывает слу-
чай переполнения буфера парметров. Процессор должен дожда
ться, пока CPBF не
станет равным 0, прежде чем записывать параметры в регистр
параметров. Если
при CBPF=1 записывается следующий параметр, то предыдущий п
араметр переписыва-
ется и теряется.
АЛГОРИТМ ФАЗЫ КОМАНДЫ КОНТРОЛЛЕРА ПРОТОКОЛА SDLC
8273
ДДДДДДДДДДДДДДДДДДД
/ \
і начало і
\ДДДДДДДДДДДДДДДДДД/
і
ДДДДДДДДДДДДДДДДДД>і
і ДДДДДДДДДДДДДДVДДДДДДДДДДДДДД
і і чтение состояния CBSY і
і |ДДДДДДДДДДДДДДДДДДДДДДДДДДДДД|
і і
і V
і / \
і / \
і да / \
|ДДДДДДДДДДДД/ CBSY=1 \
\ /
\ ? /
\ /
\/
і нет
ДДДДДДДДДДДДДДVДДДДДДДДДДДДДД
і запись команды і
|ДДДДДДДДДДДДДДДДДДДДДДДДДДДДД|
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДД>|
і V
і / \
і / \
і / больше \ нет
і / параметров \ДДДДДДДДДДДДДДДДДД
ДДДДД
і \ /
і
і \ ? /
і
і \ / ДДДД
ДДДДДVДДДДДДДДД
і \/ /
\
і і да і
конец і
і ДДДДДДДДДДДДДДДДДД>| \ДДДД
ДДДДДДДДДДДДДД/
і і ДДДДДДДДДДДДДДVДДДДДДДДДДДДДД
і і і чтение состояния CPBF і
і і |ДДДДДДДДДДДДДДДДДДДДДДДДДДДДД|
і і і
і і V
і і / \
і і / \
і і да / \
і |ДДДДДДДДДДДД/ CPBF=1 \
і \ /
і \ ? /
і \ /
і \/
і і нет
і ДДДДДДДДДДДДДДVДДДДДДДДДДДДДД
і і запись параметра і
і |ДДДДДДДДДДДДДДДДДДДДДДДДДДДДД|
і і
|ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД|
-163 -
7 Фаза выполнения9
Во время фазы выполнения производятся операции, о
пределенные в фазе
команды. Если для передачи данных используется ПДП, то участ
ия процессора не
требуется.
Для управления передачей по прерываниям 8273 устан
авливает соответст-
вующий вывод прерывания(TxINT или RxINT). Когда процессор от
вечает на прерыва-
ния, он должен определить причину, проверяя регистр состоя
ния и соответствую-
щий IRA(бит доступности результата) регистра состояния. Если
IRA=0, то прерыва-
ние является запросом на передачу данных. Если же IRA=1, т
о операция заверше-
на, и для определения состояния завершения должен быть проч
итан соответствую-
щий регистр результата прерывания.
7 Фаза результата9
Во время фазы результата 8273 передает процессору
выходные данные ко-
манды. Эта фаза инициируется либо успешным выполнением, либо
появлением ошибки
при обработке.
Некоторые команды, такие как чтение или запись по
ртов ввода/вывода,
выдают непосредственные результаты. Эти результаты доступны
процессору в ре-
гистре результата 8273. Присутствие верного непосредственног
о результата указы-
вается битом CRBF(буфер результата команды полон) регистра с
остояния.
Не непосредственные результаты связаны с передачей
и приемом. Эти ре-
зультаты обеспечиваются в регистрах TxI/R( результат прерыва
ния по передаче)
или RxI/R(результат прерывания по рпиему), соответственно.
8273 указывает про-
цессору, что результат доступен, битами TxIRA и RxIRA регист
ра состояния. Ре-
зультат состоит из одного байта кода прерывания, указывающ
его на условие воз-
никновения прерывания и, если требуется, одного или более ба
йтов, обеспечиваю-
щих дополнительную информацию. Позже в этом разделе приводит
ся таблица "Обобще-
ние кодов результатов", которая содержит информацию о формат
е и расшифровке ре-
зультатов прерываний приема и передачи.
Ниже приведены типовые последовательности переда
чи и приема блока.
Эти примеры предполагают использование ПДП для операций пере
дачи данных.
ПЕРЕДАЧА
Прежде чем станет возможной передача блока, контр
оллер ПДП получает
от связного программного обеспечения стартовый адрес желаемо
го информационного
поля. После этого 8273 получает команду передать блок(путем
выдачи команды пе-
редачи блока).
После команды, но прежде чем начнется передача, 827
3 требуется некото-
рая дополнительная информация(параметры). Для команды переда
чи блока требуются
четыре параметра: байт поля адреса блока, байт поля управлен
ия блока и два бай-
та, которые представляют младший и старший значащие байты д
лины в байтах поля
информации. После загрузки всех четырех параметров 8273 дела
ет активным RTS и
ожидает, чтобы стал активным CTS на интерфейсе модема. когда
CTS становится ак-
тивным, 8273 начинает передачу блока. Когда 8273 передала от
крывающий флаг, по-
ле адреса и поле управления, она начинает вырабатывать запр
осы ПДП. Эти запро-
сы продолжаются на границе символа(байта) до тех пор, пока н
е будет передано
предварительно установленное число байт поля информации. В э
тот момент запросы
прекращаются, передаются флаги FCS(контрольная последователь
ность блока) и зак-
рывающий, после чего устанавливается линия TxINT, сигнализи
рующая процессору,
чт передача блока завершена, и должен быть прочитан результ
ат. Отметим, что
после загрузки первоначальной команды и параметров не требов
алось никакого вме-
шательства процессора(т.к. для передачи данных использовался
ПДП), пока не был
передан весь блок.
ОБЩИЙ ПРИЕМ
Операция приема очень простая. Подобно начальной
последовательности
передачи, контроллер ПДП процессора загружается стартовым ад
ресом буфера дан-
ных приема, и вырабатывается команда приема для 8273. В от
личие от передачи,
-164 -
имеется имеется две различных команды приема: общий прием, к
огда все принимае-
мые блоки передаются в память и селективный прием, когда в
память передаются
только блоки, имеющие адресное поле, соответствующее одному
или двум предвари-
тельно запрограммированным адресным полям 8273. После кома
нды приема, прежде
чем приемник станет активным, требуется передача двух параме
тров: младшего и
старшего байтов длины буфера приемника. Как только эти бай
ты загружены,прием-
ник становится активным, и процессор может вернуться к друг
им задачам.Следую-
щий блок, возникающий на входе приемника, передается в памят
ь с использованием
запросов ПДП. Когда принят завершающий флаг, 8273 проверяет
FCS и устанавлива-
ет сигнал RxINT.Теперь процессор может прочитать результат,
который указывает,
был ли блок свободен от ошибок или нет.(Если принимаемый бло
к оказался больше,
чем указанная предварительно длина буфера, то процессору
будет сообщено об
этом раньше с помощью прерывания по ошибке приема. Подобно
случаю передачи,
процессор свободен для выполнения других задач, пока блок
не будет полностью
принят.
СЕЛЕКТИВНЫЙ ПРИЕМ
При селективном приеме, в дополнение к параметрам о
бщего приема, тре-
буются два параметра(A1 и A2). Эти параметры являются дву
мя байтами адреса.
Когда приходит команда селективного приема, 8273 передает в
память или процес-
сору только те блоки, которые имеют поле адреса, соответс
твующее A1 или A2.
Эта команда обычно используется для вторичных станций, где A
1 обозначает вто-
ричный адрес, а A2 - адрес группы станций. Если требуется т
олько один байт ад-
реса, то A1 и A2 должны быть равны. Как и при общем приеме,
8273 подсчитывает
входные данные и выдает прерывание процессору, если приняты
й блок больше, чем
предварительно установленная длина буфера.
7 Обобщение кодов результата9
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і і 16-й код і результат і состояние п
осле прерывания і
ГДДДЕДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і П і 0C і Прерывание ранней передачи і Передатчик ак
тивен і
і Е і 0D і Передача блока завершена і Флаги или пас
сивен і
і Р і 0E і Переход ПДП і Прекращение
і
і Е і 0F і Ошибка CTS і Прекращение
і
і Д і 10 і Полное прекращение і Флаги или пас
сивен і
і А і і і
і
і Ч і і і
і
і А і і і
і
ГДДДЕДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і П і X0 і Общий прием или A1 і Активный
і
і Р і X1 і A2 і Активный
і
і И і 03 і Ошибка контрольной суммы і Активный
і
і Е і 04 і Обнаружено прекращение і Активный
і
і М і 05 і Обнаружена пассивность і Запрещен
і
і і 06 і Обнаружен EOP і Запрещен
і
і і 07 і Блок меньше 32 бит і Активный
і
і і 08 і Переполнение ПДП і Запрещен
і
і і 09 і Переполнение буфера памяти і Запрещен
і
і і 0A і Ошибка CD і Запрещен
і
і і 0B і Переполнение прерываний пр. і Запрещен
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Замечание: X декодируется в число бит в принятом частичном
байте і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
Первые два кода в кодах результата приема получают
ся в случае приема
блока без ошибки. Так как SDLC разрешает блоки произвольной
длины(больше 32
бит), то старшие биты результата приема сообщают число прав
ильно принятых бит
в последнем принятом байте поля информации. Декодирование эт
их битов результа-
та приема показано ниже.
.
-165 -
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
і X і Биты, принятые в последнем байте і
ГДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДґ
і E і Все 8 бит последнего байта і
і 0 і только бит 0 і
і 8 і бит0-бит1 і
і 4 і бит0-бит2 і
і C і бит0-бит3 і
і 2 і бит0-бит4 і
і A і бит0-бит5 і
і 6 і бит0-бит6 і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
7 ИНФОРМАЦИЯ ОБ АДРЕСАХ И ПРЕРЫВАНИЯХ9
В следующих таблицах приведена информация об адрес
ах и прерываниях
для адаптера SDLC.
АДРЕСА УСТРОЙСТВ АДАПТЕРА СВЯЗИ SDLC
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і 16-й код і устройствоі имя регистра і назна
чение і
ГДДДДДДДДДДЕДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і 380 і 8255 і Данные порта A і Внутреннее/вн
ешнее состояние і
і 381 і 8255 і Данные порта B і Внешний интер
фейс модема і
і 382 і 8255 і Данные порта C і Внутреннее уп
равление і
і 383 і 8255 і Установка режима і Инициализация
режима 8255 і
і 384 і 8253 і LSB счетчика 0 і Генератор пря
моугольных имп. і
і 384 і 8253 і MSB счетчика 0 і Генератор пря
моугольных имп. і
і 385 і 8253 і LSB счетчика 1 і Тайм-ауты неа
ктивности і
і 385 і 8253 і MSB счетчика 1 і Тайм-ауты неа
ктивности і
і 386 і 8253 і LSB счетчика 2 і Тайм-ауты неа
ктивности і
і 386 і 8253 і MSB счетчика 2 і Тайм-ауты неа
ктивности і
і 387 і 8253 і Регистр режима і Установка реж
има 8253 і
і 388 і 8273 і Команда/состояние і Ввод=состояни
е,вывод=команда і
і 389 і 8273 і Параметр/результат і Ввод=результа
т,вывод=параметр і
і 38A і 8273 і Состояние TxINT і DMA/INT
і
і 38B і 8273 і Состояние RxINT і DMA/INT
і
і 38C і 8273 і Данные і DPC(непосредс
твенное программ-і
і і і і ное управлени
е) і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
ИНФОРМАЦИЯ О ПРЕРЫВАНИЯХ
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і уровень прерывания 3 і Прерываание приема/передачи
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДЕДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і уровень прерывания 4 і Прерывание таймера 1
і
і і Прерывание таймера 2
і
і і Смена CTS
і
і і Смена DSR
і
ГДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДґ
і Уровень 1 ПДП используется для передачи и приема
і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
7 ИНФОРМАЦИЯ ОБ ИНТЕРФЕЙСЕ9
Адаптер связи SDLC поддерживает уровни сигналов, с
тандартизованные в
EIA RS-232C. Эти уровни показаны на рисунке ниже.
Выводы 11,18 и 25 являются дополнительными линиями,
которые использу-
ются, но не стандартизованы EIA. Эти линии обозначаются к
ак Select standby,
Test и Test indicate, соответственно. Select standby использ
уется для поддерж-
ки средства переключаемой обратно сети модема, обеспечива
ющего такую возмож-
-166 -
ность. Test и Test indicate поддерживают функцию проверки мо
дема для модемов,
которые разработаны для управляемого деловыми машинами кон
троля модемов. Для
присоединения к интерфейсу сигналов Test и Test indicate исп
ользуются два пе-
реключателя на адаптере: P1 и P2.
Формирователи Приемни
ки
+15В ДДДДДДДДДДДДДДД активный уровень: ДДДДДДДДДДДД
ДДДДДДД +25В
] данные = 0 [
+5В ДДДДДДДДДДДДДДД ДДДДДДДДДДДД
ДДДДДДД +3В
запрещенный уровень
-5В ДДДДДДДДДДДДДДД неактивный уровень: ДДДДДДДДДДДД
ДДДДДДД -3В
] данные = 1 [
-15В ДДДДДДДДДДДДДДД ДДДДДДДДДДДД
ДДДДДДД -25В
РАСПРЕДЕЛЕНИЕ КОНТАКТОВ РАЗЪЕМА
сигнал кон
такт
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
і нет связи і
1 і
і Передаваемые данные <ДДДі
2 і
і Принимаемые данные ДДД>і
3 і
і Запрос на передачу(RTS) <ДДДі
4 і
і Готовность к приему(CTS) ДДД>і
5 і
і Готовность набора данных(DSR) ДДД>і
6 і
і сигнальная земля і
7 і
і Детектор сигнала линии приемника ДДД>і
8 і
і нет связи і
9 і
і нет связи і
10 і
внешнее і Select standby * <ДДДі
11 і адаптер
устройствоі нет связи і
12 і связи
і нет связи і
13 і SDLC
і нет связи і
14 і
і Тайминг сигнального элемента передатчика ДДД>і
15 і
і нет связи і
16 і
і Тайминг сигнального элемента приемника ДДД>і
17 і
і Test(только для модемов IBM) * <ДДДі
18 і
і нет связи і
19 і
і Вывод двнных готов(DTR) <ДДДі
20 і
і нет связи і
21 і
і Индикатор вызова(RI) ДДД>і
22 і
і Выбор скорости сигнала данных <ДДДі
23 і
і нет связи і
24 і
і Test Indicate(только для модемов IBM) * <ДДДі
25 і
ДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДДД
ДДДДДДДДДДДДДДДДДД
* - не стандартизованы EIA.
7 КАБЕЛЬ АДАПТЕРА СВЯЗИ 9
Кабель адаптера связи имеет вдлину 10 футов и служи
т для связи адапте-
ра с модемом или другой аппаратурой передачи данных. Он полн
остью экранирован
и обеспечивает высококачественный, свободный от шумов канал
для интерфейса меж-
ду адаптером связи и АПД.
На концах кабеля имеются 25 контактные разъемы D-ти
па. Все соединения
соответствуют стандарту RS-232C. Кроме того, имеются дополни
тельные соединения
контактов 11,18 и 25. Эти контакты служат для подключения до
полнительных, нес-
тандартных сигналов к некоторым модемам IBM.
Все используемые контакты разъема соединяются с одн
оименными контакта-
ми противоположного разъема по номерам.
|